|
800.png (71.55 KB, 下載次數(shù): 92)
下載附件
保存到相冊(cè)
2016-11-13 15:31 上傳
1 l/ W+ M/ t7 v/ o, j8 {# ^( G! i9 P: \
1.基極必須串接電阻,保護(hù)基極,保護(hù)CPU的IO口。
3 s# K+ w! q7 g3 w# G# C' _2 p, G" ^
2.基極根據(jù)PNP或者NPN管子加上拉電阻或者下拉電阻。# [/ B) X9 J7 v- m9 h9 Q) o
5 w' \5 i, p: j" Z) U5 V: y$ x
3.集電極電阻阻值根據(jù)驅(qū)動(dòng)電流實(shí)際情況調(diào)整。同樣基極電阻也可以根據(jù)實(shí)際情況調(diào)整。& q* a- `2 X8 J: c/ b2 }
& s1 W* H/ z; w9 \1 {
基極和發(fā)射極需要串接電阻,該電阻的作用是在輸入呈高阻態(tài)時(shí)使晶體管可靠截止,極小值是在前級(jí)驅(qū)動(dòng)使晶體管飽和時(shí)與基極限流電阻分壓后能夠滿足晶體管的臨界飽和,實(shí)際選擇時(shí)會(huì)大大高于這個(gè)極小值,通常外接干擾越小、負(fù)載越重準(zhǔn)許的阻值就越大,通常采用10K量級(jí)。9 v2 l: b6 x, H8 i# w
2 y" f0 f8 {$ G9 X* _ ?/ s
防止三極管受噪聲信號(hào)的影響而產(chǎn)生誤動(dòng)作,使晶體管截止更可靠!三極管的基極不能出現(xiàn)懸空,當(dāng)輸入信號(hào)不確定時(shí)(如輸入信號(hào)為高阻態(tài)時(shí)),加下拉電阻,就能使有效接地。
1 X8 Z$ f8 h9 r9 W* f9 G
+ h% M! b& Y; f$ q) k( q特別是GPIO連接此基極的時(shí)候,一般在GPIO所在IC剛剛上電初始化的時(shí)候,此GPIO的內(nèi)部也處于一種上電狀態(tài),很不穩(wěn)定,容易產(chǎn)生噪聲,引起誤動(dòng)作!加此電阻,可消除此影響(如果出現(xiàn)一尖脈沖電平,由于時(shí)間比較短,所以這個(gè)電壓很容易被電阻拉低;如果高電平的時(shí)間比較長,那就不能拉低了,也就是正常高電平時(shí)沒有影響)!
' O1 l0 }: [4 x" h/ x: }0 T
7 T. M) u0 r! Y6 l8 Y5 b/ y" X但是電阻不能過小,影響泄漏電流。ㄟ^小則會(huì)有較大的電流由電阻流入地)$ E1 |& p! j& K* ^
8 b4 _ F* v( {% e/ M2 F
當(dāng)三極管開關(guān)作用時(shí),ON和OFF時(shí)間越短越好,為了防止在OFF時(shí),因晶體管中的殘留電荷引起的時(shí)間滯后,在B,E之間加一個(gè)R起到放電作用。
: [* i: E- M" e8 J# S5 ^2 o6 i4 _2 X9 d6 o5 K% u1 \
0 ]% b, l6 B. E* D6 C
/ j1 y# m' {, p/ T' j |
|