以太網(wǎng)接口硬件知識(shí)

硬件電子工程師

以太網(wǎng)口是我們?nèi)粘９こ讨谐Ｓ玫耐ㄐ沤涌�，以太網(wǎng)接口有很多種，本文將對(duì)常用以太網(wǎng)接口進(jìn)行科普介紹。
8 M: v7 E0 T, b1 ?( h3 l1 t1、GMII接口1.1 GMII接口概述GMII接口屬于源同步時(shí)鐘類(lèi)型（時(shí)鐘與數(shù)據(jù)都是由同一芯片驅(qū)動(dòng)），時(shí)鐘速率125MHz，接口連接關(guān)系如圖1所示，22根線，其中TX_EN, TX_ER, TXD這些信號(hào)同步于TX_CLK；RX_DV, RX_ER,
* j5 \! G% w. G( Q9 N: Z
圖1 GMII接口原理框圖
RXD這些信號(hào)同步于RX_CLK。其它的兩個(gè)信號(hào)CRS, COL只用于半雙工模式，一般設(shè)計(jì)中不會(huì)用到，而且這兩個(gè)信號(hào)與時(shí)鐘是異步的，對(duì)這兩個(gè)信號(hào)不做要求。各信號(hào)說(shuō)明見(jiàn)表1。
. D" X6 j- p+ Q! e1 m表1 UTOPIA LEVEL 2接口信號(hào)說(shuō)明

信號(hào)名稱	信號(hào)說(shuō)明 / l. g. ~1 S0 @, f+ D5 H1 Y/ t+ z
TX_CLK 8 Q2 O, O4 e% E' ^$ Q' W- f$ b: T6 \' f	發(fā)送方向時(shí)鐘信號(hào)
TX_EN 1 c% W: u. t) P	發(fā)送方向使能信號(hào) ; j6 g+ f$ f! t( p
TX_ER % ?, c# x# W: ?8 \	發(fā)送方向錯(cuò)誤指示信號(hào)
TXD	發(fā)送方向數(shù)據(jù)信號(hào) : e2 S+ r( y5 Z& @" ~/ C
RX_CLK & P# s. F" ?$ E" X9 o/ _8 F6 p( v# d" A	接收方向時(shí)鐘信號(hào)
RX_DV , A; e+ A- E2 w  {6 K3 a4 S	接收方向使能信號(hào) 9 Y5 a) O0 c+ {! Y( a
RX_ER 1 k2 |+ t/ v* w	接收方向錯(cuò)誤指示信號(hào) 1 T+ X6 h% w/ T7 `: }; o
RXD	接收方向數(shù)據(jù)信號(hào)
COL	碰撞指示信號(hào) 4 L& z* l% k7 Q) i
CRS	載荷檢測(cè)信號(hào)

1.2 設(shè)計(jì)原則1、要求同方向的時(shí)鐘數(shù)據(jù)嚴(yán)格等長(zhǎng)，即TX_EN, TX_ER, TXD這些控制/數(shù)據(jù)信號(hào)與TX_CLK等長(zhǎng)；RX_DV, RX_ER, RXD這些控制/數(shù)據(jù)信號(hào)與RX_CLK等長(zhǎng)。一般設(shè)計(jì)中，要求控制/數(shù)據(jù)信號(hào)與時(shí)鐘信號(hào)的長(zhǎng)度差不大于1cm（約0.1ns）。
( @& x0 N2 v5 I& v" p; R2、要求信號(hào)的發(fā)送端（包括時(shí)鐘/數(shù)據(jù)/控制信號(hào)）串接33歐姆電阻以減小反射，提高信號(hào)完整性。
3、信號(hào)走線中要注意保持阻抗的連續(xù)性，盡量減少過(guò)孔數(shù)量（一般過(guò)孔數(shù)量在3個(gè)以內(nèi)）
4、因信號(hào)線較多，在布局允許情況下，PHY與MAC盡量靠近，減小高速信號(hào)受的串?dāng)_。
0 n4 q% V' B6 W+ Y6 I0 |0 _2、RGMII接口概述2.1 RGMII接口概述RGMII屬于源同步時(shí)鐘類(lèi)型，最初是由HP制定的一個(gè)GMII精簡(jiǎn)版專利標(biāo)準(zhǔn)，得到各大主流廠家的認(rèn)可，成為一個(gè)普遍應(yīng)用的關(guān)于xMII系列接口的標(biāo)準(zhǔn)。RGMII經(jīng)歷了1.0\1.1\1.2\1.2a\1.3\2.0幾個(gè)版本。從2.0版本開(kāi)始支持HSTL，之前的版本支持2.5V CMOS。
TXC/RXC時(shí)鐘頻率支持125MHz，25MHz,2.5MHz，可以適配1000M,100M,10M速率。在時(shí)鐘的上升沿和下降沿均進(jìn)行數(shù)據(jù)采樣，相比GMII接口，數(shù)據(jù)信號(hào)線收發(fā)方向各減半變?yōu)?根，信號(hào)線總共有12根。如圖2和表2說(shuō)明。

  @$ k$ `4 @" ?  R* u8 ?圖2 RGMII接口原理框圖
表2 RGMII接口信號(hào)說(shuō)明

信號(hào)	方向 7 N% Y5 \+ B4 Z; I) {	說(shuō)明
TXC 7 z& ?" h7 P" z6 S8 ]8 J6 G6 Z	MAC-->PHY	發(fā)送時(shí)鐘信號(hào)
TX[3:0]	MAC-->PHY ' V# \& A3 [- |	發(fā)送數(shù)據(jù)信號(hào) 8 Q+ F/ ^( q0 K: u- g8 X+ o
TX_CTL : D  O0 r; z2 B1 P2 J	MAC-->PHY 9 U$ v. \- G, B# b) ~	發(fā)送控制信號(hào) # ~. o% w2 B  F% ]
RXC . c5 e) g/ Z- }2 P8 \, j( B	MAC	接收時(shí)鐘信號(hào) 6 U) L5 v* I- t( y8 a; p& K
RX[3:0]	MAC $ K" L0 V9 P( }$ [	接收數(shù)據(jù)信號(hào)
RX_CTL	MAC	接收控制信號(hào) ; Y; K6 z) {' q

2.2 設(shè)計(jì)原則1、要求同方向的時(shí)鐘數(shù)據(jù)嚴(yán)格等長(zhǎng)，即TX_CTL，TXD這些控制/數(shù)據(jù)信號(hào)與TXC等長(zhǎng)；RX_CTL，RXD這些控制/數(shù)據(jù)信號(hào)與RXC等長(zhǎng)。一般設(shè)計(jì)中，要求控制/數(shù)據(jù)信號(hào)與時(shí)鐘信號(hào)的長(zhǎng)度差不大于0.5cm（約0.05ns）。
  C! Z0 N: j' o$ r! m& m8 E  p2、要求信號(hào)的發(fā)送端（包括時(shí)鐘/數(shù)據(jù)/控制信號(hào)）串接33歐姆電阻以減小反射，提高信號(hào)完整性。
3、信號(hào)走線中要注意保持阻抗的連續(xù)性，盡量減少過(guò)孔數(shù)量（一般過(guò)孔數(shù)量在3個(gè)以內(nèi)）。
4、因信號(hào)線較多，在布局允許情況下，PHY與MAC盡量靠近，減小高速信號(hào)受的串?dāng)_，線長(zhǎng)最好小于4000mil。
- e, M: c# R/ u, |" L3、SS_SMII接口3.1 SS_SMII 接口概述SS_SMII（又叫S3MII）接口屬于源同步時(shí)鐘類(lèi)型，接口原理框圖如圖3所示，時(shí)鐘速率125M Hz；信號(hào)與時(shí)鐘間的關(guān)系等同于GMII。

4 d# b0 d7 i" \2 ]2 e圖3 S3MII接口原理框圖
0 t2 Q/ \, U/ Y: ]/ _; P3.2 SS_SMII接口設(shè)計(jì)原則1、要求TX_SYNC, TXD信號(hào)與TX_CLK等長(zhǎng)；RX_SYNC, RXD信號(hào)與RX_CLK等長(zhǎng)。一般設(shè)計(jì)中，要求控制/數(shù)據(jù)信號(hào)與時(shí)鐘信號(hào)的長(zhǎng)度差不大于1cm（約0.1ns）。
2、要求信號(hào)的發(fā)送端（包括時(shí)鐘/數(shù)據(jù)/控制信號(hào)）串接33歐姆電阻以減小反射，提高信號(hào)完整性。
. I- h4 Q4 {9 y8 o, x3、信號(hào)走線中要注意保持阻抗的連續(xù)性，盡量減少過(guò)孔數(shù)量（一般過(guò)孔數(shù)量在3個(gè)以內(nèi)）。
4、在時(shí)間允許的情況下，盡量對(duì)接口進(jìn)行仿真。
4、SMII接口4.1 SMII接口概述SMII接口公共時(shí)鐘模型（兩端芯片的時(shí)鐘來(lái)自共同的時(shí)鐘BUFFER），時(shí)鐘速率125M Hz，接口原理框圖如圖4所示；并不要求數(shù)據(jù)線與時(shí)鐘等長(zhǎng)。
9 K  U, V1 I# g; O5 B" U7 i9 a' N1 U9 P4.2 SMII接口設(shè)計(jì)原則設(shè)計(jì)時(shí)可以先考慮使REFCLK1, REFCLK2等長(zhǎng)。
[/ol]

圖4 SMII接口原理框圖
2、要求SYNC，TXD，RXD這幾個(gè)信號(hào)走線盡量短；（從芯片資料理論上看出這些線
5 X" X' m5 C& Q4 G的最大長(zhǎng)度為1.5ns，21cm；但由于芯片差異性較大，因此實(shí)際布線中盡量走短）。
1 v% L7 d  c- [) Q; M9 l% [要求信號(hào)的發(fā)送端（包括時(shí)鐘/數(shù)據(jù)/控制信號(hào)）串接33歐姆電阻以減小反射，提高信號(hào)完整性；
信號(hào)走線中要注意保持阻抗的連續(xù)性，盡量減少過(guò)孔數(shù)量（一般過(guò)孔數(shù)量在3個(gè)以內(nèi)）。
5 z9 d( |/ l5 Y) Q% p6 _+ m' m3 ~[/ol]5、RMII接口5.1 RMII接口概述RMII接口屬于公共時(shí)鐘傳輸模型，時(shí)鐘速率50M Hz；并不要求數(shù)據(jù)線與時(shí)鐘等長(zhǎng)。圖5所示為RMII接口的原理框圖。

, r1 r& f# r& }8 P6 H# K% x# i圖5 RMII接口原理框圖
5.2 RMII接口設(shè)計(jì)原則設(shè)計(jì)時(shí)可以先考慮使REFCLK1, REFCLK2等長(zhǎng)。
要求其它的數(shù)據(jù)/控制信號(hào)走線盡量短；（RMII規(guī)范規(guī)定信號(hào)的驅(qū)動(dòng)能力在包含負(fù)載輸入電容情況下不小于12inch，也就是30cm；但由于芯片差異，實(shí)際布線情況下盡量短）。
, g5 J: U2 I7 _' b' e5 l/ @要求信號(hào)的發(fā)送端（包括時(shí)鐘/數(shù)據(jù)/控制信號(hào)）串接33歐姆電阻以減小反射，提高信號(hào)完整性。
8 g, O) m6 H; h. t. w+ g' ~9 p+ P[/ol]6、MII接口MII接口屬于公共時(shí)鐘傳輸模型，時(shí)鐘頻率25M（100M以太網(wǎng)）或2.5M（10M以太網(wǎng)）。兩個(gè)時(shí)鐘都是由Phy發(fā)送給MAC的。接口框圖如圖6所示。另外，該接口的其它兩個(gè)信號(hào)CRS、COL是異步信號(hào)，無(wú)特殊要求，故不在此圖中畫(huà)出。
7 l9 X# p7 }, {9 @對(duì)于MII信號(hào)，由于信號(hào)速率較低，因此在布線上無(wú)特殊要求，只要求Phy與MAC離的不要太遠(yuǎn)就可以了。

/ d$ s; _( t8 w9 g! I6 @& e圖6 MII接口原理框圖