利用GPIO模塊來測(cè)量Cortex-M7系統(tǒng)中斷延遲

撞上電子

大家好，我是痞子衡，是正經(jīng)搞技術(shù)的痞子。今天痞子衡給大家介紹的是i.MXRT1xxx的系統(tǒng)中斷延遲時(shí)間。
, v' X" ?* ?; K9 s在 《Cortex-M系統(tǒng)中斷延遲及其測(cè)量方法簡(jiǎn)介》 一文里，痞子衡介紹了 Cortex-M 中斷延遲的基本概念及一種用 GPIO 模塊來測(cè)量中斷延遲時(shí)間的方法，今天我們就在 i.MXRT1xxx 系列芯片上用這種方法實(shí)測(cè)一下中斷延遲：
. w, ?0 j) Z5 }, A$ E一、官方指標(biāo)恩智浦 i.MXRT1xxx 系列目前有很多型號(hào)，都是基于 Cortex-M7 內(nèi)核，主頻從 500MHz 到 1GHz 不等。拿該系列第一款型號(hào) i.MXRT1050 來說，在其官方主頁(yè)可以看到其標(biāo)稱中斷延遲時(shí)間低至 20ns。
在 《Cortex-M系統(tǒng)中斷延遲》 一文第一小節(jié)里我們知道 Cortex-M7 的標(biāo)準(zhǔn)中斷延遲是 12 - 14 個(gè)內(nèi)核時(shí)鐘周期，i.MXRT1050 主頻是 600MHz ，理論計(jì)算可得 (1s / 600MHz) * 12 = 20ns，所以 i.MXRT1050 上這 20ns 的中斷延遲是符合 ARM 標(biāo)準(zhǔn)的。