關(guān)于SDRAM走線等長(zhǎng)問(wèn)題

passteen · 發(fā)表于 2017-11-29 15:52:36

網(wǎng)上看到很多這類問(wèn)題，總覺(jué)得不踏實(shí)，有說(shuō)走線不超過(guò)1000mil的，這實(shí)在不敢恭維。STM32系列的芯片用于SDRAM的管腳分布在4個(gè)象限，利用其引腳復(fù)用功能調(diào)線都無(wú)法將功能管腳集中，拉線穿過(guò)MCU就已經(jīng)過(guò)了大半部分線長(zhǎng)，如何做到小于1000mil
對(duì)于SDRAM布線，自己畫過(guò)好幾塊板，其中有一塊是出了布線問(wèn)題的，現(xiàn)象是能讀寫，但是有隨機(jī)性的數(shù)據(jù)錯(cuò)誤（將SDRAM作為L(zhǎng)CD顯存，每次刷新LCD后有不規(guī)則時(shí)間出現(xiàn)不規(guī)則位置的噪點(diǎn)）。
其實(shí)，SDRAM布線并不那么嚴(yán)格，搞清了規(guī)則就不怕布線錯(cuò)誤了，我的方法如下（不一定正確，但一些板驗(yàn)證通過(guò)）：
這一類的布線總的來(lái)說(shuō)是保證時(shí)序以及信號(hào)質(zhì)量，這需要分析。比如使用STM32F429的FMC以及MT48LT4M芯片，查看數(shù)據(jù)手冊(cè)得到信號(hào)實(shí)在時(shí)鐘上升沿采樣，時(shí)序上則要求時(shí)鐘上升沿的電平有效之前可以允許1.5ns的延時(shí)。（要仔細(xì)查看時(shí)序圖以及參數(shù)表）
FR4板材走線延時(shí)的經(jīng)驗(yàn)長(zhǎng)度約6inch/ns（實(shí)際上是一些高人經(jīng)過(guò)計(jì)算得來(lái)的），這個(gè)延時(shí)可以走大概9inch的線長(zhǎng)，這已經(jīng)很長(zhǎng)了，也即是很多網(wǎng)友說(shuō)不等長(zhǎng)走線也能正常使用的原因之一，要走這么長(zhǎng)的線，板子該得多大？
得到這個(gè)參數(shù)是不夠的，沒(méi)有考慮PCB的分布參數(shù)。得考慮信號(hào)完整性的問(wèn)題。
走線是有電感電容的分布參數(shù)的，這時(shí)候就要考慮臨界長(zhǎng)度的概念，當(dāng)延遲時(shí)間為此前延時(shí)（1.5ns）
的1/4時(shí)，波形畸變量為25%，為1/5時(shí)為12.5%，為1/6時(shí)為5%，這樣我們?nèi)?/6的話，延時(shí)時(shí)間為0.25ns，對(duì)應(yīng)走線長(zhǎng)度為1500mil（38mm）。
需要注意的時(shí)這是不需要端接電阻的情況。如果對(duì)波形要求不高的情況下取1/4則可以走線2250mil。
我在一塊板上走2300mil不做端接工作正常。
這個(gè)長(zhǎng)度對(duì)于有些布局緊湊的板子來(lái)說(shuō)是可以實(shí)現(xiàn)的，然而有時(shí)候卻必須走更長(zhǎng)的線，此時(shí)，就需要堪慮端接了，在末端串接一個(gè)50歐左右的電阻（一般6mil線寬阻抗是50歐，當(dāng)然凡億計(jì)算是5.5mil，這與介電常數(shù)以及PCB板材相關(guān)）。
然而即使做端接了就可以走9inch了？這么長(zhǎng)肯定不可靠，因?yàn)槭枪浪愕�，并且環(huán)境各不相同還是做靠譜點(diǎn)的事情，可以取1/3，你可以走3600mil（達(dá)到76mm），這下應(yīng)該輕松很多的吧（還是盡量短啊）。

前面所說(shuō)都是單根走線，如果所有走線在1500mil以內(nèi)并且線長(zhǎng)差不是特別大（比如超過(guò)500mil）的話（數(shù)據(jù)線可放寬100mil），完全不用等長(zhǎng)，否則，必須等長(zhǎng)。還是跟前面一樣，考慮走線延時(shí)的時(shí)差，特別是與時(shí)鐘線參考。

這是我參考率一些資料以及畫板不多的總結(jié)，有錯(cuò)誤請(qǐng)指正。