PCB設(shè)計中的抗干擾設(shè)計原則

szjlcw

一、地線布置：
. X  s6 }$ U8 g: p1、數(shù)字地與模擬地分開。
2、接地線應(yīng)盡量加粗，致少能通過3倍于印制板上的允許電流，一般應(yīng)達2~3mm。
3、接地線應(yīng)盡量構(gòu)成死循環(huán)回路，這樣可以減少地線電位差。
二、電源線布置：
1、根據(jù)電流大小，盡量調(diào)寬導線布線。
2、電源線、地線的走向應(yīng)與資料的傳遞方向一致。
3、在印制板的電源輸入端應(yīng)接上10~100μF的去耦電容。
( }+ ~- M: n$ z4 K7 T7 g9 E  \
三、去耦電容配置：
3 T: e9 z: l) E* d9 s/ Q3 E1、去耦電容的引線不能太長，尤其是高頻旁路電容不能帶引線。
! }! i3 L: d2 g% B2 m% ~* O2、印制板電源輸入端跨接10~100μF的電解電容，若能大于100μF則更好。
6 m, f" k: s% g3、每個集成芯片的Vcc和GND之間跨接一個0.01~0.1μF的陶瓷電容。如空間不允許，可為每4~10個芯片配置一個1~10μF的鉭電容。
2 N* f+ i8 M4 c, T4、對抗噪能力弱，關(guān)斷電流變化大的器件，以及ROM、RAM，應(yīng)在Vcc和GND間接去耦電容。
3 }- b+ X, T0 Z& X: ~5、在單片機復位端“RESET”上配以0.01μF的去耦電容。
' a( F* w  \2 X1 h7 e$ d
四、器件配置：
1、時鐘發(fā)生器、晶振和CPU的時鐘輸入端應(yīng)盡量靠近且遠離其它低頻器件。
2、小電流電路和大電流電路盡量遠離邏輯電路。
3、印制板在機箱中的位置和方向，應(yīng)保證發(fā)熱量大的器件處在上方。

* Y0 i1 v# p  U/ g4 b( n; b3 R五、功率線、交流線和信號線分開走線
/ B" {- }1 K. e, M& V' Y$ y/ o功率線、交流線盡量布置在和信號線不同的板上，否則應(yīng)和信號線分開走線。
- h8 z/ _1 N0 i  b$ {* j
六、其它原則：
1、布線時各條地址線盡量一樣長短，且盡量短。
% z* d( s/ `& w& l# m2、總線加10K左右的上拉電阻，有利于抗干擾。
9 p" g5 F# f' s) \9 |% n% p3、PCB板兩面的線盡量垂直布置，防相互干擾。
+ v1 b' D( V# g5 n8 U5 [4、去耦電容的大小一般取C=1/F，F(xiàn)為數(shù)據(jù)傳送頻率。
5、不用的管腳通過上拉電阻（10K左右）接Vcc，或與使用的管腳并接。
6、發(fā)熱的元器件（如大功率電阻等）應(yīng)避開易受溫度影響的器件（如電解電容等）。
7、采用全譯碼比線譯碼具有較強的抗干擾性。
為扼制大功率器件對微控制器部分數(shù)字元元電路的干擾及數(shù)字電路對模擬電路的干擾，數(shù)字地、模擬地在接向公共接地點時，要用高頻扼流環(huán)。這是一種圓柱形鐵氧體磁性材料，軸向上有幾個孔，用較粗的銅線從孔中穿過，繞上一兩圈,這種器件對低頻信號可以看成阻抗為零,對高頻信號干擾可以看成一個電感..(由于電感的直流電阻較大,不能用電感作為高頻扼流圈)。
/ \% Z/ \8 p1 c* z當印刷電路板以外的信號線相連時，通常采用屏蔽電纜。對于高頻信號和數(shù)字信號，屏蔽電纜的兩端都接地，低頻模擬信號用的屏蔽電纜，一端接地為好。   
% u$ U" H( Y! a5 s$ c( G對噪聲和干擾非常敏感的電路或高頻噪聲特別嚴重的電路，應(yīng)該用金屬罩屏蔽起來。鐵磁屏蔽對500KHz的高頻噪聲效果并不明顯，薄銅皮屏蔽效果要好些。使用鏍絲釘固定屏蔽罩時，要注意不同材料接觸時引起的電位差造成的腐蝕。
　　
七、用好去耦電容
集成電路電源和地之間的去耦電容有兩個作用：一方面是本集成電路的蓄能電容，另一方面旁路掉該器件的高頻噪聲。數(shù)字電路中典型的去耦電容值是0.1μF。這個電容的分布電感的典型值是5μH。0.1μF的去耦電容有5μH的分布電感，它的并行共振頻率大約在7MHz左右，也就是說，對于10MHz以下的噪聲有較好的去耦效果，對40MHz以上的噪聲幾乎不起作用。
: u) C3 j- W2 [* V$ h, `1μF、10μF的電容，并行共振頻率在20MHz以上，去除高頻噪聲的效果要好一些。
4 t7 b' n+ K8 b" K每10片左右集成電路要加一片充放電電容，或1個蓄能電容，可選10μF左右。最好不用電解電容，電解電容是兩層薄膜卷起來的，這種卷起來的結(jié)構(gòu)在高頻時表現(xiàn)為電感。要使用鉭電容或聚碳酸酯電容。
去耦電容的選用并不嚴格，可按C=1/F，即10MHz取0.1μF,100MHz取0.01μF。
" W9 R/ i/ [/ Y4 Y在焊接時去耦電容的引腳要盡量短，長的引腳會使去耦電容本身發(fā)生自共振。例如1000pF的瓷片電容引腳長度為6.3mm時自共振的頻率約35MHz，引腳長12.6mm時為32MHz。

八、降低噪聲和電磁干擾的經(jīng)驗
+ C$ [1 Z& X( S$ i印刷電路板的抗干擾設(shè)計原則：
4 M+ u  A5 H5 ~! g8 |) C8 o1.　可用串個電阻的辦法，降低控制電路上下沿跳變速率。
- }; r! L* u' h  P4 v- e2.　盡量讓時鐘信號電路周圍的電勢趨近于0，用地線將時鐘區(qū)圈起來，時鐘線要盡量短。
4 B% ^( N0 j" b3.　時鐘線垂直于I/O線比平行于I/O線干擾小。
+ g; ~! b8 Y. P& |4 p( B- ]9 D' n4.　I/O驅(qū)動電路盡量靠近印制板邊。
5.　閑置不用的門電路輸出端不要懸空，閑置不用的運放正輸入端要接地，負輸入端接輸出端。
- A+ s* t+ ]+ A, v. K) V6.　盡量用45°折線而不用90°折線, 布線以減小高頻信號對外的發(fā)射與耦合。
; `4 S' u4 v5 m8 J9 B, T7.　元件的引腳要盡量短。
3 z1 a: ]7 W3 `+ C8.　石英晶振下面和對噪聲特別敏感的元件下面不要走線。
9.　弱信號電路、低頻電路周圍地線不要形成電流環(huán)路。
( Y# y6 I  L: k0 X' f1 ~10. 需要時，線路中加鐵氧體高頻扼流圈，分離信號、噪聲、電源、地。
印制板上的一個過孔大約引起0.6pF的電容；一個集成電路本身的封裝材料引起2pF~10pF的分布電容；一個線路板上的接插件，有520μH的分布電感；一個雙列直插的24引腳集成電路插座，引入4μH~18μH的分布電感。

7 k: |2 q' G5 {3 HPCB快速打樣45元起、24小時發(fā)貨， 在線咨詢：18620313739QQ：800058625/3001736570

szjlcw

電路板打樣SMT貼片一站式服務(wù)，支持阻抗板生產(chǎn)不加價！

szjlcw

抗干擾設(shè)計

szjlcw

嘉立創(chuàng)把5元特價做成全國電子工程師及學生的福利