電子產(chǎn)業(yè)一站式賦能平臺(tái)

PCB聯(lián)盟網(wǎng)

搜索
查看: 1681|回復(fù): 0
收起左側(cè)

鏈路上小段線(xiàn)的阻抗突變到底會(huì)不會(huì)影響信號(hào)質(zhì)量?

[復(fù)制鏈接]

204

主題

478

帖子

4231

積分

四級(jí)會(huì)員

Rank: 4

積分
4231
跳轉(zhuǎn)到指定樓層
樓主
發(fā)表于 2023-3-28 14:58:30 | 只看該作者 回帖獎(jiǎng)勵(lì) |正序?yàn)g覽 |閱讀模式
一博高速先生成員:劉春
在進(jìn)行pcb設(shè)計(jì)時(shí),相信有經(jīng)驗(yàn)的工程師都遇到過(guò)這種情況,在布線(xiàn)過(guò)程中,有時(shí)候由于電路結(jié)構(gòu)或空間限制,需要中途某段走線(xiàn)變粗或變細(xì),如串接電阻電容、下孔、BGA出線(xiàn)區(qū)域或走線(xiàn)密集區(qū)域等,但這樣做的結(jié)果就導(dǎo)致信號(hào)走線(xiàn)阻抗不連續(xù),嚴(yán)重的甚至?xí)绊懶盘?hào)的質(zhì)量。那么當(dāng)面臨這類(lèi)情況時(shí),我們?cè)撊绾胃玫娜グ芽睾迷O(shè)計(jì)以避免或減小對(duì)信號(hào)質(zhì)量造成影響呢?
本文將利用SIGRITY仿真軟件對(duì)信號(hào)在傳輸線(xiàn)上出現(xiàn)一段串聯(lián)走線(xiàn)阻抗突變的情況進(jìn)行仿真分析,了解串聯(lián)走線(xiàn)阻抗突變的情況是如何影響信號(hào)質(zhì)量的,方便我們?cè)谠O(shè)計(jì)中遇到類(lèi)似阻抗突變時(shí)能游刃有余的順利完成設(shè)計(jì)。
搭建簡(jiǎn)易的仿真拓?fù)淙缦聢D所示:
其中激勵(lì)源Vs的內(nèi)阻為50ohm,TL,TL2均為50ohm阻抗,延時(shí)1ns的均勻傳輸線(xiàn),TL1作為變量,模擬在PCB布線(xiàn)時(shí)發(fā)生阻抗突變的線(xiàn)段,負(fù)載Resistor為100K的電阻相當(dāng)于開(kāi)路端接。
為了讓我們更直觀的了解在傳輸線(xiàn)路中串聯(lián)走線(xiàn)阻抗突變對(duì)信號(hào)的影響,基于上面搭建的仿真拓?fù)湓O(shè)置如下:
激勵(lì)源Vs設(shè)置幅度為1V的理想方波;
TL1設(shè)置阻抗為30ohm,延時(shí)0.2ns;
仿真結(jié)果:
根據(jù)仿真結(jié)果我們可以看到,在當(dāng)前模型配置下,信號(hào)最差時(shí)電平幅度跌到了0.765V,已經(jīng)嚴(yán)重影響了信號(hào)的質(zhì)量。為了更方便大家理解該突變對(duì)信號(hào)的影響,我們還可以用反射原理進(jìn)行計(jì)算分析,看是否和我們的仿真結(jié)果相吻合。這里關(guān)于反射理論的知識(shí)就不再闡述,感興趣的朋友可以關(guān)注高速先生前幾期的文章,里面有詳細(xì)的描述哈!
分析如下:
0ns:
第一次反射,激勵(lì)源內(nèi)阻分壓,A點(diǎn)電壓0.5V;
1ns:
第二次反射,B點(diǎn)分界,反射系數(shù)-0.25,TL1傳輸線(xiàn)上電壓0.375V;
1.2ns:
第三次反射,C點(diǎn)分界,反射系數(shù)0.25,TL2傳輸線(xiàn)上電壓0.46875V;
2.2ns:
第四次反射,D點(diǎn)分界,反射系數(shù)1,負(fù)載接受電壓電壓0.937V;
4.2ns:
由負(fù)載反射回去的電壓在C點(diǎn)分界再反射回來(lái),受反射的影響,此時(shí)負(fù)載接收到的電壓變?yōu)?.765V;
……
可見(jiàn)仿真結(jié)果與我們計(jì)算分析結(jié)果是相吻合的。
通過(guò)上面的仿真例子和分析,相信大家對(duì)傳輸線(xiàn)中串聯(lián)走線(xiàn)阻抗突變是如何影響信號(hào)質(zhì)量的原理都有一定的了解了哈!下面我們?cè)賮?lái)仿真一下其他阻抗突變的情況,觀察是否能發(fā)現(xiàn)一些有價(jià)值的規(guī)律。同樣基于搭建的仿真拓?fù)湓O(shè)置如下:
激勵(lì)源Vs設(shè)置幅度為1V的理想方波;
TL1設(shè)置阻抗分別為30,40,50,60,70ohm,延時(shí)0.2ns;
仿真結(jié)果:
從仿真結(jié)果來(lái)看,我們可以知道當(dāng)串聯(lián)走線(xiàn)阻抗突變?cè)酱螅瑢?duì)信號(hào)質(zhì)量的影響也就越大。因此在PCB布線(xiàn)時(shí),要盡可能的保證傳輸線(xiàn)阻抗連續(xù)或減小阻抗的突變程度。
當(dāng)然,上面的仿真研究都是基于不存于現(xiàn)實(shí)的理想方波的,接下來(lái)我們來(lái)看看信號(hào)上升時(shí)間不為0時(shí)又是怎樣的?同樣基于搭建的仿真拓?fù)湓O(shè)置如下:
激勵(lì)源Vs設(shè)置幅度為1V,上升時(shí)間RT=1ns的脈沖;
TL1設(shè)置阻抗為30ohm,延時(shí)0.2ns;
仿真結(jié)果與理想方波仿真結(jié)果比較:
根據(jù)仿真結(jié)果可知,當(dāng)信號(hào)上升時(shí)間為1ns時(shí),最差的信號(hào)電平為0.893V,信號(hào)質(zhì)量相較于理想方波的0.765V有了明顯的改善,那是否可認(rèn)為傳輸線(xiàn)上串聯(lián)走線(xiàn)阻抗突變對(duì)信號(hào)質(zhì)量的影響和信號(hào)的上升邊有關(guān)呢?接下來(lái)我們繼續(xù)做進(jìn)一步仿真驗(yàn)證,觀察之間是否存在關(guān)聯(lián)。同樣基于搭建的仿真拓?fù)湓O(shè)置如下:
激勵(lì)源Vs設(shè)置幅度為1V,上升時(shí)間RT分別設(shè)置為0.5ns,1ns,1.5ns的脈沖;
TL1設(shè)置阻抗為30ohm,延時(shí)0.2ns;
仿真結(jié)果:
仿真結(jié)果顯示,
RT=0.5ns時(shí),信號(hào)最差電平0.807V;
RT=1.0ns時(shí),信號(hào)最差電平0.893V;
RT=1.5ns時(shí),信號(hào)最差電平0.928V。
可知,當(dāng)信號(hào)的上升時(shí)間越長(zhǎng),串聯(lián)走線(xiàn)阻抗突變段對(duì)信號(hào)質(zhì)量的影響越小,信號(hào)質(zhì)量就越好。因?yàn)樽杩雇蛔兌吻昂蠓纸绲姆瓷涫谴笮∠嗟,方向相反的,在?jīng)歷兩倍的突變延時(shí)后會(huì)相互抵消,可是在沒(méi)抵消之前這兩倍的延時(shí)內(nèi)信號(hào)質(zhì)量受反射影響會(huì)變差,但如果信號(hào)的上升時(shí)間足夠大,就能夠把該影響給減弱甚至幾乎完全掩蓋掉。
然而在實(shí)際設(shè)計(jì)中,我們信號(hào)的上升時(shí)間基本都是固定的,除了減小阻抗的突變之外還有哪些因素可以幫助我們?nèi)ジ纳仆蛔兙(xiàn)段對(duì)信號(hào)質(zhì)量的影響呢?
相信大家都已經(jīng)猜到了哈!那就是我們阻抗突變段的長(zhǎng)度,即信號(hào)在阻抗突變段傳輸時(shí)的延時(shí)大小。話(huà)不多說(shuō),我們直接來(lái)看仿真驗(yàn)證吧!同樣基于搭建的仿真拓?fù)湓O(shè)置如下:
激勵(lì)源Vs設(shè)置幅度為1V,上升時(shí)間RT=1ns的脈沖;
TL1設(shè)置阻抗為30ohm,延時(shí)分別為0.01ns,0.1ns,0.2n,0.3ns;
仿真結(jié)果:
仿真結(jié)果顯示,
延時(shí)=0.01ns時(shí),信號(hào)最差電平0.994V;
延時(shí)=0.1ns時(shí),信號(hào)最差電平0.946V;
延時(shí)=0.2ns時(shí),信號(hào)最差電平0.893V;
延時(shí)=0.3ns時(shí),信號(hào)最差電平0.848V。
說(shuō)明,阻抗突變段的長(zhǎng)度越長(zhǎng),串聯(lián)走線(xiàn)阻抗突變段對(duì)信號(hào)質(zhì)量的影響越大,當(dāng)突變長(zhǎng)度足夠短時(shí),影響可以忽略不計(jì)。這與信號(hào)上升時(shí)間越大,串聯(lián)走線(xiàn)阻抗突變段對(duì)信號(hào)質(zhì)量的影響越小是同樣的原理。
最后,綜合上面的仿真結(jié)果和分析,我們可以對(duì)串聯(lián)走線(xiàn)阻抗突變對(duì)信號(hào)質(zhì)量的影響做如下總結(jié):
(1)串聯(lián)走線(xiàn)阻抗突變?cè)酱,?duì)信號(hào)質(zhì)量的影響也就越大。因此在進(jìn)行PCB布線(xiàn)設(shè)計(jì)時(shí),我們的串聯(lián)走線(xiàn)阻抗突變應(yīng)盡可能的;
(2)信號(hào)的上升時(shí)間越長(zhǎng),串聯(lián)走線(xiàn)阻抗突變段對(duì)信號(hào)質(zhì)量的影響越小,即信號(hào)質(zhì)量就越好。
(3)阻抗突變段的長(zhǎng)度越長(zhǎng),串聯(lián)走線(xiàn)阻抗突變段對(duì)信號(hào)質(zhì)量的影響越大,當(dāng)突變長(zhǎng)度足夠短時(shí),影響可以忽略不計(jì)。因此在進(jìn)行布線(xiàn)設(shè)計(jì)時(shí),我們應(yīng)該把走線(xiàn)的阻抗突變段盡可能的控制在較短的長(zhǎng)度內(nèi),當(dāng)然,具體的長(zhǎng)度還要結(jié)合對(duì)應(yīng)信號(hào)的上升時(shí)間進(jìn)行評(píng)估。
5 j( l* f8 a! x* |' Y7 l7 s& m
一博科技專(zhuān)注于高速PCB設(shè)計(jì)、PCB生產(chǎn)、SMT貼片、物料代購(gòu)http://www.edadoc.com

發(fā)表回復(fù)

本版積分規(guī)則


聯(lián)系客服 關(guān)注微信 下載APP 返回頂部 返回列表