MOS管基礎(chǔ)知識(shí)

前面章節(jié)講了MOS管的一些特性，就有一些同學(xué)留言問能不能講一下MOS管的基礎(chǔ)知識(shí)，我前面也說了很多有關(guān)于MOS的文章，那這一章我們還是簡單的說一下MOS管的基礎(chǔ)知識(shí)。
     MOS管是FET的一種，可以被制作成增強(qiáng)型和耗盡型，P溝道或N溝道類型，在我們開關(guān)電源設(shè)計(jì)時(shí)，一般使用的是增強(qiáng)型N溝道MOS和增強(qiáng)型P溝道這兩類MOS管，對于這兩類MOS管，我們更常見的應(yīng)該是NMOS，這是因?yàn)槲覀冊谶x型時(shí)都會(huì)考慮MOS的導(dǎo)通電阻、最大電壓、最大電流等等因素，相對于P溝道的MOS管，N溝道的MOS管導(dǎo)通電阻較小，且較于容易制作，所以開關(guān)電源中一般都采用NMOS。
        我們在電路圖中一般都可以看到，MOS管的漏極和源極之間有一個(gè)寄生二極管，這個(gè)二極管我們稱為體二極管，在驅(qū)動(dòng)負(fù)載時(shí)，這個(gè)二極管起著很重要的作用，還有在原理圖上看不到的是MOS管的三個(gè)管腳之間有寄生電容存在，而這個(gè)寄生電容對于我們電源設(shè)計(jì)人員選擇驅(qū)動(dòng)電路時(shí)會(huì)麻煩一些，但這個(gè)是由于制造工藝限制產(chǎn)生的，是無法避免的。
        對于MOS管導(dǎo)通，N溝道和P溝道是不一樣的，對于N溝道的MOS管，當(dāng)Vgs大于一定數(shù)值就會(huì)導(dǎo)通，所以這類MOS管適合用于源極接地的低端驅(qū)動(dòng)，只要柵極電壓達(dá)到4V或者10V就可以了；而對于PMOS管，當(dāng)Vgs小于一定的數(shù)值就會(huì)導(dǎo)通，適合用于源極接VCC的高端驅(qū)動(dòng)，雖然PMOS可以很方便的用于高端驅(qū)動(dòng)，但是由于導(dǎo)通電阻大，價(jià)格貴、替換種類少等原因，在高端驅(qū)動(dòng)中，通常還是選擇使用NMOS。
        不管是NMOS還是PMOS，導(dǎo)通后都有導(dǎo)通電阻存在，這樣電流就會(huì)在這個(gè)電阻上消耗能量，
這部分消耗的能量叫做導(dǎo)通損耗。選擇導(dǎo)通電阻小的MOS管會(huì)減小導(dǎo)通損耗。現(xiàn)在的小功率
MOS管導(dǎo)通電阻一般在幾十毫歐左右，幾毫歐的也有。MOS在導(dǎo)通和截止的時(shí)候，一定不是在瞬間完成的。MOS兩端的電壓有一個(gè)下降的過程，流
過的電流有一個(gè)上升的過程，在這段時(shí)間內(nèi)，MOS管的損失是電壓和電流的乘積，叫做開關(guān)損
失。通常開關(guān)損失比導(dǎo)通損失大得多，而且開關(guān)頻率越快，損失也越大。導(dǎo)通瞬間電壓和電流的乘積很大，造成的損失也就很大。縮短開關(guān)時(shí)間，可以減小每次導(dǎo)通時(shí)
的損失；降低開關(guān)頻率，可以減小單位時(shí)間內(nèi)的開關(guān)次數(shù)。這兩種辦法都可以減小開關(guān)損失。
       下面，我們以一個(gè)例子來簡單說一下NMOS的工作原理：

        Vl和Vh分別是低端和高端的電源，兩個(gè)電壓可以是相同的，但是Vl不應(yīng)該超過Vh。
        Q1 和Q2 組成了一個(gè)反置的圖騰柱，用來實(shí)現(xiàn)隔離，同時(shí)確保兩只驅(qū)動(dòng)管Q3 和Q4 不會(huì)同時(shí)導(dǎo)
通。
        R2 和R3 提供了PWM電壓基準(zhǔn)，通過改變這個(gè)基準(zhǔn)，可以讓電路工作在PWM信號(hào)波形比較陡
直的位置。
        Q3 和Q4 用來提供驅(qū)動(dòng)電流，由于導(dǎo)通的時(shí)候，Q3 和Q4 相對Vh和GND最低都只有一個(gè)Vce
的壓降，這個(gè)壓降通常只有 0.3V左右，大大低于 0.7V的Vce。
        R5 和R6 是反饋電阻，用于對gate電壓進(jìn)行采樣，采樣后的電壓通過Q5 對Q1 和Q2 的基極產(chǎn)
生一個(gè)強(qiáng)烈的負(fù)反饋，從而把gate電壓限制在一個(gè)有限的數(shù)值。這個(gè)數(shù)值可以通過R5 和R6 來
調(diào)節(jié)。
        R1 提供了對Q3 和Q4 的基極電流限制，R4 提供了對MOS管的gate電流限制，也就是
Q3 和Q4 的Ice的限制。必要的時(shí)候可以在R4 上面并聯(lián)加速電容。