嵌入式硬件工程師培訓班_嵌入式系統(tǒng)設計中的低功耗技術(shù)

小嵌

嵌入式硬件工程師培訓班_嵌入式系統(tǒng)設計中的低功耗技術(shù),   

引言

　　隨著科學的發(fā)展和微電子技術(shù)的不斷創(chuàng)新，嵌入式系統(tǒng)的應用越來越多， 并已廣泛滲透到各個領域。嵌入式系統(tǒng)是以應用為中心， 以電子技術(shù)和計算機技術(shù)為基礎， 軟硬件可剪裁， 能適應應用系統(tǒng)對功能、可靠性、穩(wěn)定性、成本、體積、功耗等多方面嚴格要求的專用計算機系統(tǒng)。

　　在嵌入式系統(tǒng)的設計中， 低功耗設計技術(shù)成為許多設計人員逐漸關(guān)注的問題， 其原因在于嵌入式系統(tǒng)已被越來越多的應用在便攜式和移動性較強的產(chǎn)品中， 而這些產(chǎn)品往往要靠電池來供電。實際上， 這些年來， 有關(guān)電池的儲能密度并沒有得到大的進步。而對于便攜設備， 尤其是手持消費品而言， 如果單靠提高電池容量來提高續(xù)航能力， 似乎并不完全切合實際。因此， 為提高設備性能， 設計人員更需要從每一個細節(jié)考慮降低硬件系統(tǒng)本身的能耗。從而盡可能地延長電池的使用時間。事實上， 低功耗設計也已經(jīng)成為一個越來越迫切的問題， 因而應該從硬件和軟件兩個方面來考慮嵌入式系統(tǒng)中的低功耗設計。

　　1 硬件的低功耗設計

　　1.1 硬件電路器件

　　由于現(xiàn)在絕大部分電路均采用集成電路CMOS工藝技術(shù)， 這與以前的TTL工藝相比， 本身就已經(jīng)起到了降低電子元器件和整體系統(tǒng)功耗的作用， 因此， 應該繼續(xù)多采用CMOS集成電路工藝技術(shù)。另外， 由于采用CMOS集成工藝技術(shù)，其電路靜態(tài)功耗很小（可忽略不計）， 而動態(tài)功耗較大， 因為動態(tài)功耗是指電路高低電平翻轉(zhuǎn)時產(chǎn)生的功耗， 在電路高低電平翻轉(zhuǎn)跳變沿期間， 電流很大， 存在較大功耗， 所以， 降低硬件電路功耗主要是降低電路動態(tài)功耗。動態(tài)功耗公式為：

    


　　其中， P代表CMOS芯片的動態(tài)功耗， C代表CMOS芯片的負載電容， V和f分別代表CMOS芯片的工作電壓和工作頻率。由公式可知， COMS硬件集成電路的功耗與工作電壓和工作頻率之間有密切的關(guān)系。因此， 使用CMOS系列電路時， 其不用的輸入端不要懸空， 因為懸空的輸入端可能存在感應信號， 并可能造成高低電平的轉(zhuǎn)換。同時， 由于轉(zhuǎn)換器件的功耗很大， 故應盡量采用輸出為高的原則。

　　1.2 低功耗外圍器件的選用

　　完成同樣的功能， 電路的實現(xiàn)形式有多種。例如， 盡可能地將嵌入式系統(tǒng)的內(nèi)部存儲器RAM轉(zhuǎn)換為外部的閃存FLASH， 因為在同樣條件下，讀內(nèi)部RAM比讀外部FLASH會帶來更大的功耗。也可以利用分立元件、小規(guī)模集成電路， 大規(guī)模集成電路甚至單片實現(xiàn)。通常使用的元器件數(shù)量越少， 系統(tǒng)的功耗越低。因此， 應盡量使用集成度高的器件， 以減少電路中使用元件的個數(shù)， 減少整機的功耗。汽車電子嵌入式公司, 嵌入式系統(tǒng)綜合實驗, 嵌入式相機模塊, 嵌入式話筒面板, 嵌入式計價器, 嵌入式軟件能力評估, 視力測試嵌入式系統(tǒng), 嵌入式紅外光譜儀, mk+嵌入式音箱, 嵌入式開發(fā)密碼鎖, 嵌入式最有名的公司, 嵌入式api設計書, 嵌入式stm, 嵌入式鎖定管理器, 嵌入式系統(tǒng)環(huán)境變量, 嵌入式系統(tǒng)低功耗設計, 消防器材嵌入式, 嵌入式變量選擇方法, 嵌入式定時器程序, 什么事嵌入式居住, 嵌入式ktv點歌屏, 溫度嵌入式工作原理,

　　1.3 微處理器的選擇

　　嵌入式微處理器的功率消耗在嵌入式系統(tǒng)中占有相當大的部分， 所以， 選擇合適的處理器，對于嵌入式系統(tǒng)的整體功耗具有很大影響。微處理器的功耗主要分為兩部分： 內(nèi)核功耗Pcore和外部接口控制器功耗Pio， 總功耗等于兩者之和， 即P=Pcore+Pio。對于Pcore， 其關(guān)鍵在于供電電壓和時鐘頻率的高低； 而對于Pio， 除了各個專門I/O控制器的功耗外， 還有地址/數(shù)據(jù)總線寬度， 因為總線寬度越寬， 處理能力越大， 功耗也越大。所以降低功耗， 必需讓總線位數(shù)變窄。

　　要降低微處理器內(nèi)核的Pcore功耗， 就必須想法降低處理器的工作電壓和時鐘頻率， 其中降低微處理器的工作電壓是很有效的途徑， 也是未來發(fā)展的趨勢， 目前許多的嵌入式微處理器的工作電壓可降至2 V以下。并且高效率的處理器都提供有多種時鐘頻率和工作電壓的選擇， 以便于最大限度地節(jié)約功耗。此外， 在進行系統(tǒng)設計時，在工作電壓相差不大和系統(tǒng)處理能力許可的情況下， 還應盡可能降低微處理器的時鐘頻率， 現(xiàn)以起到節(jié)能的作用。以SAMSUNG S3C2410 （32 位ARM 920T內(nèi)核） 為例， 它就提供了四種工作模式： 正常模式、空閑模式、休眠模式、關(guān)機模式。各種模式下的功耗如表1所列。

表1 不同工作模式的時鐘頻率與功耗對比表

    


　　由表1可知， CPU在全速運行的時候， 比在空閑或者休眠時消耗的功率大得多。省電的原則就是讓正常運行模式遠比空閑、休眠模式少占用時間。在類似PDA的設備中， 系統(tǒng)在全速運行時遠比空閑的時候少， 所以， 可以通過設置， 使CPU盡可能工作在空閑狀態(tài)， 使用時再通過相應的中斷喚醒CPU， 以恢復到正常工作模式來處理響應的事件， 然后再進入空閑模式。因此， 設計系統(tǒng)時， 如果處理能力許可， 可盡量降低處理器的時鐘頻率。

　　也可以動態(tài)改變處理器的時鐘頻率以降低功耗， 比如可關(guān)閉不需要的外設控制器， 并在CPU空閑時降低時鐘頻率； 而在處于工作狀態(tài)時， 再提高時鐘頻率以加快運行速度。

　　1.4 多CPU系統(tǒng)

　　盡管現(xiàn)在已有各種可在不過多加重功耗負擔的前提下提高性能的技術(shù)， 但用一個芯片來處理多種任務， 已不是一個較好的選擇。一是因為這些功能對芯片處理功能的要求可能各不相同， 二是因為一個負擔著多任務的芯片需要很高的速度， 這樣， 降低功耗就變得很困難， 這就使得多CPU 系統(tǒng)（MPCore） 成為一個必然的趨勢。多CPU 系統(tǒng)的一個明顯的優(yōu)勢是可針對不同的任務處理需要， 用不同的CPU 來各盡其職， 以將自身的優(yōu)勢充分發(fā)揮， 從而給予系統(tǒng)最優(yōu)化的性能表現(xiàn)。另一個優(yōu)勢是對功耗的控制: 假如用單CPU來完成所有的功能， 則不可避免地需要一個很高的CPU 速度， 從而造成很高的功耗， 浪費很多能源。多CPU 系統(tǒng)可以根據(jù)不同的任務來合理地啟動、停止相應的CPU 以完成任務， 而在不需要的時候處于停歇狀態(tài)， 從而最大限度地控制功耗。