實(shí)踐篇的教程,是因?yàn)椴僮黝惖臇|西,很難用文字來表達(dá)。那只能把最關(guān)鍵的口訣寫下來,讓大家在實(shí)踐中體會(huì)了。 & U* G2 l+ x7 O. K6 T5 S
那么,一般缺乏經(jīng)驗(yàn)的工程師或者學(xué)生,拿著一個(gè)項(xiàng)目任務(wù)書,或者一個(gè)成品的電路板的時(shí)候,往往會(huì)感覺到,根本無從下手。主要原因是,知識(shí)儲(chǔ)備不足,少實(shí)踐少動(dòng)手。 . P3 X9 |- {* y4 q
但也不用著急,這是需要慢慢積累的。同樣,不用擔(dān)心東西太多,不知道學(xué)到什么時(shí)候才能獨(dú)當(dāng)一面,因?yàn)楹芏鄸|西都是相通的。
# A3 R& i- W! q+ [1 C; s5 b/ {0 U1 P% D/ ] Z* ?( J! v
+ c# Y% J" F3 I9 K. @一、初級(jí)實(shí)踐篇 & d" w6 ^+ E6 M, n; _! g
1.1、焊接
$ ^) n. }* _7 c# s, E4 K% Q; p- @拖焊的時(shí)候,先對(duì)齊芯片,再上錫固定一個(gè)角,然后在另一側(cè)加滿錫,最后整個(gè)芯片都加滿錫。把板子拿起來,傾斜30度左右,再用烙鐵加熱,把變成液體的錫吸起來,甩掉,直到把所有錫都吸走為止。烙鐵的溫度要調(diào)好,我一般用350攝氏度。重點(diǎn)要體會(huì),錫變成液體的時(shí)候,會(huì)像水一樣受重力作用向下流,還有,烙鐵頭表面是有吸力的,所以在整個(gè)焊接過程中,都不要用力刮錫的。如果焊的時(shí)候,操作起來不順手,可以轉(zhuǎn)動(dòng)板子。 ) s ^2 t. p5 d5 l/ _
關(guān)于BGA的焊接,一般是不建議手工操作的,因?yàn)槌晒β什桓撸扑]用返修臺(tái)。這里說一下BGA手工植球的操作流程。
0 M r# I8 l- c+ X: Q: ~先用萬能植錫鋼網(wǎng)(這是最落后的工具,除此之外還有植錫臺(tái),不過挺貴的),跟BGA對(duì)齊,再用膠布把BGA和鋼網(wǎng)粘住固定好。先加錫膏,再用風(fēng)槍吹一會(huì)(風(fēng)槍的風(fēng)速和溫度可以調(diào)低一點(diǎn)),錫變亮的時(shí)候,再用手術(shù)刀,把多余的錫刮走。如果錫球不均勻的話,再重復(fù)上一步,直接錫球均勻?yàn)橹埂K旱裟z布,用手術(shù)刀把BGA撬起來。
" N( l8 S$ J: S% m4 q 1.2、儀器儀表的使用 % y# [& {) t/ w
a、萬用表。為什么起這個(gè)名字?因?yàn)閷?duì)于高手來說,萬用表是幾乎是萬能的。一般也是用它來測(cè)電壓、電流和電阻。
& i" y0 f9 o }8 _2 ?$ Q( mb、示波器,F(xiàn)在都用數(shù)字示波器,一個(gè)auto鍵,可以輕松搞定,而且還帶FFT的功能,可以使用頻域分析法,是硬件工程師必須掌握的神兵利器。示波器還有個(gè)小眾的功能,就是李沙育圖(測(cè)相位差和測(cè)頻率用的)。此外,還要學(xué)會(huì)用示波器測(cè)開關(guān)電源紋波。
2 | J/ H ^* @ ?& }c、數(shù)字電橋,也叫LCR、LCZ測(cè)試儀。用它可以測(cè)電感值、電容值、電阻值、Q值、D值等,精度比一般的萬用表要高。
7 k0 p7 T$ W& C5 N1 m$ J6 J0 Nd、信號(hào)發(fā)生器,也叫函數(shù)信號(hào)發(fā)生器?梢暂敵稣也、方波、三角波、已調(diào)信號(hào)。用法比較簡(jiǎn)單,但是射頻信號(hào)發(fā)生器,就要注意了,在輸出信號(hào)之前,一定要做好阻抗匹配,不然信號(hào)反射的話,有可能會(huì)損壞信號(hào)發(fā)生器。
' v! E, Q: E9 i2 l: J/ i$ o- V+ Z# Of、頻率計(jì)。用法比較簡(jiǎn)單,不再多說了,有的信號(hào)發(fā)生器還增加了頻率計(jì)的功能。
7 ~. a2 `% W; m, R2 Q* b+ C1 v7 m! Rg、矢量網(wǎng)絡(luò)分析儀,也叫網(wǎng)分儀。用于測(cè)量射頻電路的S參數(shù)矩陣,還可以顯示史密斯圓圖。每次使用之前都要校正一下頻率點(diǎn)。8 g% ^* Q1 c3 P, S+ X* f% N8 S# F [) _" Q
h、頻譜儀。也就看一下頻譜,也有示波器的功能。
. J; C0 ~' a; B. E還有一些小眾儀器就不說了,像漏電流測(cè)試儀、電表等。
+ Z/ }: ~; R6 X4 i4 E- V8 Z+ Y6 ~; r" K5 n
1.3、維修
7 \/ I+ I) r+ H# v" j) g7 Z& d: a首先肉眼觀察一下板子,看有沒有虛焊、短路或者缺少元件。有就修,沒有就下一步。然后用萬用表測(cè)一下各組電源,看有沒有短路。有就修,沒有就下一步。給板子上電,看各組電源電壓是否正常。有就修,沒有就下一步。到了這一步,你必須對(duì)板子的整體設(shè)計(jì)有一定的認(rèn)識(shí),或者你得背下前輩們的經(jīng)驗(yàn)(背經(jīng)驗(yàn)的往往覺得硬件很神秘,這是我不推薦的做法),不然沒法修好。先對(duì)板子的各個(gè)功能分好模塊,從現(xiàn)象判斷哪個(gè)模塊出問題,斷開可疑的模塊,來排除可疑點(diǎn)(像偵探一樣)。有一塊好板的話,就很好辦,直接對(duì)照著測(cè)各元件的電壓(或者對(duì)地的電阻值)就能解決了。用萬用表只能解決一些簡(jiǎn)單的問題,要想徹底修好,手上一定要有示波器,因?yàn)橄窬д袷艿礁蓴_之類的,用萬用表是測(cè)不出來的。! }+ j" u' T7 M
0 H1 j& _% l# E$ T: q* v$ ? 1.4、調(diào)試
% ~2 [1 j# ^. ~+ N2 h Z調(diào)試,一般是自主設(shè)計(jì)的電路,沒經(jīng)過驗(yàn)證,需要自己去驗(yàn)證,這是非常需要扎實(shí)的理論基礎(chǔ)。調(diào)試也是硬件工程師最容易累積經(jīng)驗(yàn)、含金量最高的技能之一。如果前期遇到棘手的問題,可以暫時(shí)先放下,等后來水平再高一層,就會(huì)解決的了,所以千萬不要鉆牛角尖,這只會(huì)浪費(fèi)更多的時(shí)間。調(diào)試的技巧需要長(zhǎng)時(shí)間的積累,放在前面,是讓大家有所重視。
2 i! J) M0 y8 G調(diào)試方法,多種多樣,視情況而定,不能一概而論,筆者總結(jié)了以下幾個(gè)方法:
. u) A8 }5 G# f8 Ba、示波器測(cè)量。當(dāng)然,首先你得清楚你設(shè)計(jì)出來的電路,會(huì)出什么樣的波形,才知道測(cè)出來對(duì)不對(duì),也就是說,理論不行的,根本無法調(diào)試。4 t! c* R- U/ v+ @! ^ h
b、對(duì)照驗(yàn)證過的電路。如果手上有一塊好板,而需要調(diào)試的電路里面剛好有好板的電路,可以拿好板來飛幾根線驗(yàn)證一下,排除可疑點(diǎn),這里跟維修的方法一樣。
1 k; h4 V* z6 e" h' |# @* S5 ?2 pc、仿真。其實(shí)在設(shè)計(jì)電路的時(shí)候,能仿真就先仿真了,如果實(shí)物做出來,還是有問題,也可以仿真一下。如運(yùn)放電路的參數(shù)、不確定的電阻串并聯(lián)等等。1 C- Q3 z) J" P; ^
d、鑷子短路。在你懷疑時(shí)鐘是不是干擾到其它信號(hào)的時(shí)候,可以用鑷子把時(shí)鐘引腳跟地短路(只要是弱信號(hào),跟地短接一會(huì)都不會(huì)燒板子的,放心),以排除可疑點(diǎn)。還有復(fù)位的問題,也可以用這個(gè)方法。
- g! W. s) E( B J( a' ^e、信號(hào)發(fā)生。比如一個(gè)運(yùn)放電路,輸入和輸出均受干擾了,那么你就可以用信號(hào)發(fā)生器或者開發(fā)板,來輸出一路干凈的信號(hào),這樣可以排除可疑點(diǎn)。
0 c- N/ O. ?- _! _; e. Y1 ^- c0 Qf、軟件調(diào)試。如果板子上,有CPU就可以用串口調(diào)試,有FPGA就可以用嵌入式邏輯分析儀,這樣可以確定是芯片內(nèi)部還是外部的問題。7 `8 H4 i% b/ R0 Y
g、觀察現(xiàn)象。信號(hào)都在板子上跑了,直接觀察是觀察不出來的,這個(gè)時(shí)候,可以引出信號(hào)線,接在可觀察的設(shè)備上。如:調(diào)試音頻放大器的時(shí)候,就可以接一路信號(hào),到一個(gè)現(xiàn)成完好的功放上面,通過聽聲音來觀察現(xiàn)象。當(dāng)然,你可不要只想到功放,還有其它可觀察的設(shè)備或者元件,像LED燈、顯示器,甚至是收音機(jī),只要能派得上用場(chǎng)的都可以。) h& O! B2 M; }8 D7 x
d0 v& v4 ]% P) t
二、中級(jí)實(shí)踐篇 # @: A& [: `! @1 b% o$ \
2.1、仿真軟件的使用 & _+ g& P9 y$ z8 I
常用的仿真軟件也就那幾個(gè),proteus、multisim、labview、pspice、ADS、saber等,其中大多數(shù)是用spice仿真模型。 - [' e: g8 G3 v5 K9 n
a、proteus。這個(gè)軟件很適合仿真單片機(jī),元件庫也挺多的,但是有個(gè)致命的缺點(diǎn),就是太智能了。單片機(jī)不接電源、不接晶振也能正常工作,這跟實(shí)際有很大出入,所以筆者建議學(xué)單片機(jī),還是用開發(fā)板吧。
( w( W2 t4 M( m' D+ Tb、multisim。這個(gè)軟件很適合仿真模擬電路,其實(shí)它本質(zhì)是spice仿真,只是界面做得簡(jiǎn)單很多,適合初學(xué)者使用。雖然有8051的庫,但是,不適合仿真單片機(jī),仿真起來很慢。元件庫其實(shí)并不多,像0805的三極管,它都沒有,這時(shí)候只能用其它的三極管(2N2222等)代替一下,要不,就自己做這個(gè)元件庫。multisim還可以跟ultiboard配合使用,實(shí)際板級(jí)仿真(連同PCB,一起仿真)。
% j3 G F$ |4 X6 C- ]9 E2 Xc、labview。這個(gè)軟件功能非常強(qiáng)大,可以仿真模擬、數(shù)字電路、也可以做上位機(jī)(如:虛擬儀器等)。最具特色的,就是圖形化輸入,鼠標(biāo)施幾個(gè)東西就可以仿真了。 , u2 t- }% I( W: e/ w% M
d、pspice。這個(gè)軟件是cadence或者叫SPB開發(fā)套件中的一個(gè)軟件,一般是在capture中調(diào)出來的。使用capture就可以不用輸入spice的點(diǎn)命令,非常方便。其中,pspice的圖表要比multisim的要好看一些,比如,測(cè)幾個(gè)節(jié)點(diǎn)的電壓,在pspice一張圖就看得很清晰了。
# s9 N4 Z( e1 M7 {8 [e、ADS。這個(gè)ADS是指Agilent的Advanced.Design.System,而不是指ARM編譯器ADS1.2。ADS可是電路仿真的神器啊,功能非常強(qiáng)大,一般是仿真高頻、射頻、微波電路用的,當(dāng)然,集總參數(shù)電路也照樣可以仿真,但是不太適合初學(xué)者。
$ S& Y. _9 ]7 P, [( If、saber。這個(gè)軟件是專門仿真電源電路用的,筆者暫時(shí)沒用過,不做評(píng)價(jià)。
" |/ a7 c8 `, @( T5 Y; [) P
! x- r3 ~: \' x9 b3 Y7 \/ P9 a 2.2、電路設(shè)計(jì)軟件的使用
6 b ~& \! }' P1 L5 a& o" P( t- p主流的電路設(shè)計(jì)軟件有三個(gè):Altium designer、pads、Cadence,當(dāng)然還有些小眾的,像eagle。這里只介紹主流的三款軟件。
c& a! e+ b8 I5 G$ s/ n- Qaltium designer(簡(jiǎn)稱AD),以前的版本是protel 99se,protel DXP,用法都大同小異,很適合初學(xué)者使用,3D渲染效果最好,同時(shí)也是學(xué)校里教得最多的軟件。但是,很多公司反而不用這軟件,因?yàn)橛盟嫸鄬影宓脑,電腦會(huì)很卡,而且公司里面用的人多的話,可能會(huì)收到altium的律師函。可以用它來做FPGA開發(fā),并進(jìn)行板級(jí)仿真。適用于小規(guī)模的PCB。3 J; D, B3 F% I- A4 I
PADS,以前的版本是power PCB,分成三個(gè)組件:logic(原理圖)、layout(布局和設(shè)置規(guī)則)、route(布線),最具特色的功能是:使用極坐標(biāo)放置元件和自動(dòng)布線(這個(gè)自動(dòng)布線可沒有AD那么爛)。適用于中小規(guī)模的PCB,但是logic相當(dāng)不好用,所以有些人用orcad+PADS來彌補(bǔ)這個(gè)缺點(diǎn)。適用于中小規(guī)模的PCB。; `3 r! R) b& J+ e' @
Cadence(也叫SPB)是個(gè)系統(tǒng)級(jí)的套件,除了畫原理圖、PCB之外,還可以畫版圖、仿真電路、仿真SI/PI等。Cadence公司收購(gòu)了orcad,目前畫原理圖的是用capture(也叫orcad),畫PCB是用allegro,仿真電路的是pspice(從capture里面調(diào)出來的),仿真SI/PI的是Sigrity(需要另外安裝)。用capture畫原理圖是非常爽的,比如,畫個(gè)芯片的原理圖庫,你可以用excel寫好(引腳號(hào)和部分引腳名,像D0~D7,鼠標(biāo)拖一下就出來了),然后copy到capture里面,再做少量的調(diào)整就可以了。但是用allegro畫封裝就比較煩瑣,需要事先畫好焊盤,才可以畫封裝。適用于中大規(guī)模的PCB。
- s* b7 ~' T0 |# C3 R
1 \2 j: L1 L7 k$ g' H+ T& G 2.3、其它軟件的使用
& ?( T% ~: y/ v( w8 r ~; n4 P3 R畫板框用的autoCAD、畫3D封裝的solidworks或者pro-e、科學(xué)計(jì)算的MATLAB。 % F1 x: p1 d9 T# r' m
autoCAD的基本用法還是比較簡(jiǎn)單的,在有人教的情況下,半小時(shí)可以入門,對(duì)于硬件工程師來說就畫一下板框,保存為DXF格式,再導(dǎo)入到pcb設(shè)計(jì)軟件。同時(shí),DXF也是硬件工程師與結(jié)構(gòu)工程師交互的文件格式。 * b, h5 n" `* V# o% K
相對(duì)于pro-e來說,solidworks更加易學(xué)易用。用這兩個(gè)軟件都可以畫元器件的3D封裝,再把PCB導(dǎo)出為stp格式放到solidworks當(dāng)中,這樣,還沒打板就可以看到整機(jī)的效果圖了。學(xué)3D軟件還有個(gè)好處,讓你更清楚板子安裝的情況,像定位孔、插座、接線等,這樣設(shè)計(jì)出來的PCB不容易因?yàn)榻Y(jié)構(gòu)問題而無法安裝,這是很多硬件工程師容易忽略的地方。 ; x3 D% Z* i C
MATLAB,任何的計(jì)算,都可以用它。簡(jiǎn)單的計(jì)算,像電阻分壓、濾波器的截止頻率等,復(fù)雜一點(diǎn),像定向耦合器的參數(shù)計(jì)算、復(fù)雜運(yùn)放電路的建模等,用MATLAB都可以輕松解決。這里還推薦一個(gè)網(wǎng)頁版的計(jì)算工具。 - J2 |/ y6 Z v, _3 J- y2 V2 ]
, g' f7 X1 B6 l/ g( z8 o三、進(jìn)階中級(jí)實(shí)踐篇 % ~% T$ R; t+ `0 A2 J
3.1、基本電路單元的計(jì)算、仿真與驗(yàn)證 ' S s2 P$ W3 y, ?( z" K* p2 j
誠(chéng)然,不管一塊電路板有多復(fù)雜,都可以按照功能來劃分為若干個(gè)模塊,而這些模塊還可以再劃分為眾多的電路單元。所以,首先要掌握最基本的電路單元的設(shè)計(jì)。這些電路單元,都可以在數(shù)電、模電、電力電子技術(shù)、高頻電子線路、單片機(jī)、電子測(cè)量技術(shù)當(dāng)中學(xué)到,先搞懂教課書上經(jīng)典電路的計(jì)算、仿真與驗(yàn)證。不要以為書上的公式簡(jiǎn)單,但是實(shí)際操作起來,又是另一回事。比如,書上的反相放大電路,是雙電源的,用單電源就要加偏置,還得考慮帶寬增益積、擺率等。這里主張先計(jì)算,再仿真,后實(shí)物的操作流程,同時(shí),這也是一個(gè)需要長(zhǎng)期累積的過程。
- c" d0 w7 ]0 A3 y9 ?- _& d7 h2 B
& R8 }( ~( n# z1 K, w( x3.2、芯片的使用與互連 _, M: \3 h$ ^; y1 \2 t9 Q0 n, }
在理論篇里面沒有寫到電子專業(yè)英語,在這里就要用到專業(yè)英語了,你可以看英語教材,也可以用翻譯軟件。這里必須提到的一點(diǎn)是:英語不好導(dǎo)致無法閱讀datasheet的,都無法做電路設(shè)計(jì)。因?yàn)槟憧偟脮?huì)用到一塊陌生的芯片,總會(huì)遇到?jīng)]中文資料的情況;旧夏芸炊甦atasheet的,都能把芯片用起來,其實(shí)也是抄datasheet上面的參考電路的,剩下的,就是芯片互連。 . G$ E% B5 Z5 U& E. B, c
芯片互連,就是接口技術(shù),也是單片機(jī)里面會(huì)講到的。5V的ADC跟3.3V的單片機(jī)互連,這就要看電平、和信號(hào)的傳輸速率了。3.3V單片機(jī)跟12V開啟電壓的MOS管互連,加個(gè)三極管,做電平轉(zhuǎn)換就可以了。兩塊3.3V單片機(jī)IO口推挽輸出互連,串個(gè)100R電阻,防止代碼操作不當(dāng)而燒壞IO口。 % n3 T U1 ]4 ~' \7 k6 p% Z% l3 w' I
此外,還要掌握常用的總線協(xié)議。比如RS232、RS485、SPI、IIC、CAN、LIN、zmodem、USB、PCIE、TCP/IP等。
. Z3 L# c3 c3 @: o. L: Y3 q) k9 k4 ~9 l6 X
四、高級(jí)實(shí)踐篇
$ m+ b7 } z/ Q2 J- N; ]% ^$ D在這里,相信你已經(jīng)把一些基本電路,熟捻于心,也會(huì)分析一些簡(jiǎn)單的電路。但是,你總會(huì)遇到一些奇葩的現(xiàn)象。沒錯(cuò),你是時(shí)候要考慮SI、PI、emc、EMI了。不要被這些貌似很高端的名詞嚇倒,分析起來,也是前面學(xué)到的電路原理,只是考慮問題的角度不同罷了。6 L5 w, T1 U7 f/ d6 }. \0 f
4.1、SI,信號(hào)完整性。這部分的內(nèi)容對(duì)PCB的布局、布線影響較大
9 {" _/ I$ q0 r# fa、使用阻抗匹配減弱過沖、下沖、振鈴的影響(某些射頻電路也對(duì)阻抗有要求,如:天線等)。
$ z t+ h6 I5 |6 Y* S4 |5 Gb、差分線應(yīng)該盡量靠近以減少差模干擾。 3 P/ `" E7 N( L/ Z( T2 ~
c、去耦電容要盡量靠近芯片的電源管腳。
; y" G) z p: Y. }" \d、繼電器等大功率器件應(yīng)該遠(yuǎn)離晶振等易被干擾的元件。
t& Z9 m0 P: V ye、對(duì)重要的信號(hào)線,包地。
+ ^8 }5 ^5 C# ~$ b+ ]" Hf、盡量遠(yuǎn)離時(shí)鐘線(時(shí)鐘也可能成為干擾源)。 4 v, n' |$ r( ]# ]+ k
g、信號(hào)線的返回路徑應(yīng)該盡量短。 + T; t5 [5 h) w1 B6 Q+ @7 i0 x. ^. f4 d
信號(hào)完整性要注意的地方,還是挺多的,具體可以參考王劍宇的《高速電路設(shè)計(jì)實(shí)踐》。
. y/ z: O' }9 H/ h 4.2、PI,電源完整性。要保證電源的完整,就是防止電源電壓的波動(dòng)。 ) X0 f- d, S8 p. ^
4.3、EMC/EMI,電磁兼容性和電磁干擾。這兩個(gè)名詞看起來有點(diǎn)高大上,其實(shí)就是不干擾別人和防止被別人干擾的問題。EMC/EMI的問題可以歸結(jié)為SI的問題,但是EMC有一套驗(yàn)證的標(biāo)準(zhǔn),所以還是起了不同的名字。
" U, n3 B! w$ v# L推薦《Cadence高速電路設(shè)計(jì):Allegro Sigrity SI/PI/EMC設(shè)計(jì)指南》。 ; H4 A, r7 S, Z& _% R2 V- U
+ R" P: z& V0 @$ C4 t) Q$ c
五、總結(jié)
3 g# P$ t$ y# s: g$ m. a. n- b5.1、千萬不要以為把某些口訣當(dāng)秘笈地記下來,就以為練成了神功,這都是不現(xiàn)實(shí)的。前期的學(xué)習(xí)都必須以理論為核心,少量的實(shí)踐以幫助理解理論,后面就可以逐漸增加實(shí)踐,理論和實(shí)踐是相輔相成,缺一不可的。
& O y- l( [# z2 ~4 ^6 Y5.2、當(dāng)硬件電路出了問題,工程師每一步的操作,都是以理論作為指導(dǎo)思想的。
* ~% H: a; ^2 p2 L5.3、千萬不要害怕出錯(cuò)而不敢做板。硬件工程師都是不斷地犯錯(cuò)、改正、總結(jié),才慢慢地成熟起來,減少犯錯(cuò)的概率。不知道錯(cuò)的話,也意味著不能積累經(jīng)驗(yàn)。
2 Z" H0 u& \" X2 D+ V% Q1 ]3 j( C5.4、本文沒有提及生產(chǎn)、測(cè)試方面的問題,如:線材、PCBA、BOM、拼板、測(cè)試夾具、打磨芯片、包裝(QC標(biāo)簽、易碎紙、說明書)等。9 d6 ~/ m9 f# {( _7 e& F( L
5.5、因?yàn)榇蠖鄶?shù)的電路功能都依靠于芯片來實(shí)現(xiàn),畫原理圖幾乎都是抄datasheet的,所以硬件工程師最具含金量的技能是PCB和調(diào)試能力。' l& ? l" Y2 {1 R
5.6、因?yàn)橛布こ處熞渤3P枰蛙浖こ處熃涣鳎,為了方便交流,你還得學(xué)習(xí)ARM、FPGA、DSP等相關(guān)知識(shí),只是側(cè)重點(diǎn)有所不同而已,不然會(huì)給工作上帶來一定的麻煩。
( T5 J9 e( z7 a v本文為CSDN博主「隊(duì)長(zhǎng)-Leader」的原創(chuàng)文章,原文鏈接:https://blog.csdn.net/k331922164/article/details/46844339 , `$ }* \4 ^, U& |% }6 U9 d
|