本文章主要涉及到對(duì)DDR2 和DDR3 在設(shè)計(jì)印制線路板(PCB)時(shí),考慮信號(hào)完整性和電源完整性的設(shè)計(jì)事項(xiàng),這些是具有相當(dāng)大的挑戰(zhàn)性的。# \8 _! j5 z+ j1 K4 I, H
文章重點(diǎn)是討論在盡可能少的PCB 層數(shù),特別是4 層板的情況下的相關(guān)技術(shù)。; }+ v4 G2 F. p. E. \" x8 Q
8 W8 b. Q! P- {1 Q- ]3 j' e v- q' a, Y2 M4 L$ {# V5 Y