不改平面不加層，微調(diào)走線抬電平

edadoc

作者：一博科技高速先生成員  姜杰

設(shè)計組有個小伙子叫小博，入職剛滿一年，今天收到了公司發(fā)來的暖心郵件。

/ T& C0 R3 @# y& H1 [9 {8 E

他卻高興不起來，因為昨晚收到了一封電源仿真結(jié)果的郵件：自己獨立接手的第一個設(shè)計任務(wù)，到了投板的節(jié)骨眼，直流壓降有問題。
正可謂：
/ ]  W6 |+ c7 A% ~+ q曾因壓降夜難寐，猶為阻抗困愁城。
: S" ?2 A, D8 s" O世間無限丹青手，一片憂心畫不成。
' p; Y* u  R1 z) _, R  M

小博一夜難眠，一大早就來求助高速先生。

1 r/ E3 l. Y! `/ e* ~+ p  C

看著小博急切又期待的眼神，高速先生認真查了下板，最后給出的建議是，問題不大，不改平面不加層，動動走線就能行。小博半信半疑……
/ U. p! J- k" ]5 n* E  P

電源的直流壓降，作為衡量電源性能的一個重要指標(biāo)，用電芯片端的要求通常會以電壓百分比的方式給出，例如下表的DDR5的VDD，直流壓降要求為-3%~+6%

不過，越來越多的芯片手冊直接對電源路徑的直流電阻提出要求，以DCR（Direct Current Resistance）阻值的形式給出。


+ |- j- r! }( J) i; k4 M! I再來看看小博遇到的這個電源，電源電壓0.85V，用電芯片端的壓降要求：-1%~-+1%.
, G( y9 T' Y* E. A! @原設(shè)計文件的仿真結(jié)果如下：VRM輸出916mV，到達用電芯片的電壓為833mV，不滿足壓降要求。
% [# U' `- U# e! }+ w4 t7 r! v
9 i- o& T6 e$ c! q, H! U
4 J6 U! g$ R% |1 H3 d# j. X! n- ?# Q此時，電源DCR為2.66mΩ。
& \' k' p& f$ E

8 M' J5 H3 I; w# L' T

按照高速先生的建議，微調(diào)走線后，用電芯片的電壓增加至846mV。

結(jié)果竟然達標(biāo)了！小博驚掉了下巴，這……
( ]7 t- U  Z; o; a

0 T4 T0 b* R7 X. r電源DCR卻保持不變，仍然是2.66mΩ

7 B& O, O! m% k8 v0 a& O; T% G7 L& ^
' `+ G% o! B8 G修改前后的電源通道完全沒有變化，電源DCR均為2.66mΩ，可是用電芯片端的電壓怎么就神奇的抬起來了呢？玄機就在電源輸出的變化。
修改前，VRM輸出916 mV。
6 R. F# d9 D4 o6 x' _- d

修改后，VRM輸出增加至929mV。
8 B, I# _3 x% B; ^$ F& S# m1 `

) l6 O% o9 S4 X9 d/ w8 S& n0 tVRM輸出電平抬高，電源路徑壓降不變，用電芯片端的電壓可不就水漲船高嘛。
有經(jīng)驗的layout攻城獅應(yīng)該已經(jīng)猜到了小博的問題出在哪了。
' W5 X- N! p) c+ O
& W" v" Z2 e; {! f+ N, B+ P+ Q
3 I+ [9 j) ^, u8 l

沒錯，由于經(jīng)驗不足，小博原設(shè)計的電壓反饋點設(shè)置在了近端，太靠近VRM。

/ I* h+ H  f* ?- @

為了抬高VRM的輸出電平，高速先生建議將反饋點調(diào)整至遠端，修改后的版本如下，靠近了用電芯片：
( V* J$ h/ |+ p3 c$ e' `

僅通過調(diào)整VRM的電壓反饋走線，不涉及電源平面和層疊的修改，就能讓用電芯片的電壓滿足要求，簡直是懶人福音，不過，前提是VRM有電壓反饋的功能，而且，電壓輸出調(diào)整幅度也有一定的范圍，不能任性。
與電壓百分比的方式相比，有些芯片手冊對電源DCR提出要求也有它的道理，它可以更加直接的反映電源通道本身的參數(shù)。作為電源通道的重要組成部分，電源平面可以視為方塊電阻，而方塊電阻的阻值與面積和厚度有關(guān)，因此，DCR的大小也與銅皮的有效面積和厚度有關(guān)系。

這里可以再做個仿真對比，說明DCR的變化對電源的影響。還是使用上面的仿真文件，為了簡化問題，刪除了電壓反饋線，VRM輸出電壓將保持為0.85V，對比不同銅厚帶來的變化。按照當(dāng)前的電源平面和層疊設(shè)置，直流壓降仿真結(jié)果如下：

8 `1 _* A% |) @+ Z; c

因為通道沒有變化，電源路徑直流壓降仍然是83mV，電源DCR也保持不變，2.66mΩ。

我們把電源平面的銅厚由1oz增加到2oz，其它不變，再來看看仿真結(jié)果：

由于電源平面的銅厚增加，電源DCR由2.66mΩ減小到2.48mΩ，直流壓降也從83mV降低至76mV。由此可見，電源通道本身的優(yōu)化確實可以減小DCR，進而改善壓降。
經(jīng)驗豐富的攻城獅都知道，在單板設(shè)計后期改動電源通道耗時費力，因此根據(jù)壓降和通流要求提前規(guī)劃電源就顯得格外重要。當(dāng)然了，走彎路也是學(xué)習(xí)的一種方式，雖然效率不是最高的，但是，一定是記憶最深刻的，小博應(yīng)該深有感觸。