不改平面不加層，微調(diào)走線抬電平

edadoc

作者：一博科技高速先生成員  姜杰

設(shè)計組有個小伙子叫小博，入職剛滿一年，今天收到了公司發(fā)來的暖心郵件。

& _3 S4 |: \* c( p

他卻高興不起來，因為昨晚收到了一封電源仿真結(jié)果的郵件：自己獨立接手的第一個設(shè)計任務(wù)，到了投板的節(jié)骨眼，直流壓降有問題。
6 Y  d. H% C( R' u8 a2 ~( V正可謂：
& Z& h) X, K- B曾因壓降夜難寐，猶為阻抗困愁城。
世間無限丹青手，一片憂心畫不成。
2 g) k! c6 C, @+ \' `. K7 v2 u

小博一夜難眠，一大早就來求助高速先生。

看著小博急切又期待的眼神，高速先生認真查了下板，最后給出的建議是，問題不大，不改平面不加層，動動走線就能行。小博半信半疑……

電源的直流壓降，作為衡量電源性能的一個重要指標(biāo)，用電芯片端的要求通常會以電壓百分比的方式給出，例如下表的DDR5的VDD，直流壓降要求為-3%~+6%

不過，越來越多的芯片手冊直接對電源路徑的直流電阻提出要求，以DCR（Direct Current Resistance）阻值的形式給出。


再來看看小博遇到的這個電源，電源電壓0.85V，用電芯片端的壓降要求：-1%~-+1%.
原設(shè)計文件的仿真結(jié)果如下：VRM輸出916mV，到達用電芯片的電壓為833mV，不滿足壓降要求。
& w, E- m' x$ G) v5 f1 V
* _' I; v) f6 C' ^/ q% S
此時，電源DCR為2.66mΩ。

3 ~% ]6 P" z5 O) l/ g: b- H" d9 P

按照高速先生的建議，微調(diào)走線后，用電芯片的電壓增加至846mV。

+ S( D3 R5 i+ r+ t

結(jié)果竟然達標(biāo)了！小博驚掉了下巴，這……
" m5 r; S4 s7 Y" }$ r, X
! l! N% b7 X: u8 Z7 {0 I" `) I3 X
" Y3 h) u( m8 n. \1 ?電源DCR卻保持不變，仍然是2.66mΩ
6 I' k" D9 `' ~8 {4 P$ t

- \! @+ ?+ \1 ^! X' V! j修改前后的電源通道完全沒有變化，電源DCR均為2.66mΩ，可是用電芯片端的電壓怎么就神奇的抬起來了呢？玄機就在電源輸出的變化。
修改前，VRM輸出916 mV。
/ g, \, k8 ^! d. ~  k5 a% k; B: [
: }8 X" p: |; S+ c/ m
; y0 D; m( {) R! E; s修改后，VRM輸出增加至929mV。
8 ~' `# O! X& V5 |4 C" C

; Z4 c$ i+ l' W8 Z+ A& b+ v. LVRM輸出電平抬高，電源路徑壓降不變，用電芯片端的電壓可不就水漲船高嘛。
% _1 V# f( i/ h  b' c$ x有經(jīng)驗的layout攻城獅應(yīng)該已經(jīng)猜到了小博的問題出在哪了。


* ~5 S5 A$ m5 e, i: N) q' E

沒錯，由于經(jīng)驗不足，小博原設(shè)計的電壓反饋點設(shè)置在了近端，太靠近VRM。

9 Q; l6 P- k+ N$ i

為了抬高VRM的輸出電平，高速先生建議將反饋點調(diào)整至遠端，修改后的版本如下，靠近了用電芯片：


, J8 F0 x7 Y- o% \( v3 e僅通過調(diào)整VRM的電壓反饋走線，不涉及電源平面和層疊的修改，就能讓用電芯片的電壓滿足要求，簡直是懶人福音，不過，前提是VRM有電壓反饋的功能，而且，電壓輸出調(diào)整幅度也有一定的范圍，不能任性。
& K$ h, Y* H% \& h. M3 S1 c與電壓百分比的方式相比，有些芯片手冊對電源DCR提出要求也有它的道理，它可以更加直接的反映電源通道本身的參數(shù)。作為電源通道的重要組成部分，電源平面可以視為方塊電阻，而方塊電阻的阻值與面積和厚度有關(guān)，因此，DCR的大小也與銅皮的有效面積和厚度有關(guān)系。
7 y/ v1 n# p1 T* h, n4 ]. D

這里可以再做個仿真對比，說明DCR的變化對電源的影響。還是使用上面的仿真文件，為了簡化問題，刪除了電壓反饋線，VRM輸出電壓將保持為0.85V，對比不同銅厚帶來的變化。按照當(dāng)前的電源平面和層疊設(shè)置，直流壓降仿真結(jié)果如下：

因為通道沒有變化，電源路徑直流壓降仍然是83mV，電源DCR也保持不變，2.66mΩ。
% N+ q( ^& B& j, v  S" R. A

我們把電源平面的銅厚由1oz增加到2oz，其它不變，再來看看仿真結(jié)果：

) S8 _, K% O' D5 r& s  w1 i

由于電源平面的銅厚增加，電源DCR由2.66mΩ減小到2.48mΩ，直流壓降也從83mV降低至76mV。由此可見，電源通道本身的優(yōu)化確實可以減小DCR，進而改善壓降。
經(jīng)驗豐富的攻城獅都知道，在單板設(shè)計后期改動電源通道耗時費力，因此根據(jù)壓降和通流要求提前規(guī)劃電源就顯得格外重要。當(dāng)然了，走彎路也是學(xué)習(xí)的一種方式，雖然效率不是最高的，但是，一定是記憶最深刻的，小博應(yīng)該深有感觸。
- {+ h1 C$ I- R