以太網(wǎng)接口硬件知識(shí)

硬件電子工程師

以太網(wǎng)口是我們?nèi)粘９こ讨谐Ｓ玫耐ㄐ沤涌冢�以太網(wǎng)接口有很多種，本文將對(duì)常用以太網(wǎng)接口進(jìn)行科普介紹。
) G; b1 B# |& Z! \  t1、GMII接口1.1 GMII接口概述GMII接口屬于源同步時(shí)鐘類型（時(shí)鐘與數(shù)據(jù)都是由同一芯片驅(qū)動(dòng)），時(shí)鐘速率125MHz，接口連接關(guān)系如圖1所示，22根線，其中TX_EN, TX_ER, TXD這些信號(hào)同步于TX_CLK；RX_DV, RX_ER,

圖1 GMII接口原理框圖
RXD這些信號(hào)同步于RX_CLK。其它的兩個(gè)信號(hào)CRS, COL只用于半雙工模式，一般設(shè)計(jì)中不會(huì)用到，而且這兩個(gè)信號(hào)與時(shí)鐘是異步的，對(duì)這兩個(gè)信號(hào)不做要求。各信號(hào)說明見表1。
4 S) v; I; ?8 A; s- ]* L表1 UTOPIA LEVEL 2接口信號(hào)說明

信號(hào)名稱	信號(hào)說明 9 ^0 c5 W8 _/ z0 d* a' X
TX_CLK 3 a/ }8 O" \4 c( d! A# U3 y5 M$ ~# ~) D7 d	發(fā)送方向時(shí)鐘信號(hào) $ H* `, `2 Z! A1 p. f7 I. T
TX_EN	發(fā)送方向使能信號(hào)
TX_ER . m' g: h/ Z9 u9 \; Y	發(fā)送方向錯(cuò)誤指示信號(hào)
TXD	發(fā)送方向數(shù)據(jù)信號(hào)
RX_CLK	接收方向時(shí)鐘信號(hào)
RX_DV	接收方向使能信號(hào) ( c% n% r+ r7 ~1 K2 r# \
RX_ER	接收方向錯(cuò)誤指示信號(hào) ) t% N; Y( [4 s& C; t
RXD	接收方向數(shù)據(jù)信號(hào)
COL	碰撞指示信號(hào)
CRS	載荷檢測(cè)信號(hào)

1.2 設(shè)計(jì)原則1、要求同方向的時(shí)鐘數(shù)據(jù)嚴(yán)格等長(zhǎng)，即TX_EN, TX_ER, TXD這些控制/數(shù)據(jù)信號(hào)與TX_CLK等長(zhǎng)；RX_DV, RX_ER, RXD這些控制/數(shù)據(jù)信號(hào)與RX_CLK等長(zhǎng)。一般設(shè)計(jì)中，要求控制/數(shù)據(jù)信號(hào)與時(shí)鐘信號(hào)的長(zhǎng)度差不大于1cm（約0.1ns）。
2、要求信號(hào)的發(fā)送端（包括時(shí)鐘/數(shù)據(jù)/控制信號(hào)）串接33歐姆電阻以減小反射，提高信號(hào)完整性。
- |6 |" d" {8 k! E$ d3、信號(hào)走線中要注意保持阻抗的連續(xù)性，盡量減少過孔數(shù)量（一般過孔數(shù)量在3個(gè)以內(nèi)）
8 X, t2 ?" b1 N, _, \- A# b4、因信號(hào)線較多，在布局允許情況下，PHY與MAC盡量靠近，減小高速信號(hào)受的串?dāng)_。
2、RGMII接口概述2.1 RGMII接口概述RGMII屬于源同步時(shí)鐘類型，最初是由HP制定的一個(gè)GMII精簡(jiǎn)版專利標(biāo)準(zhǔn)，得到各大主流廠家的認(rèn)可，成為一個(gè)普遍應(yīng)用的關(guān)于xMII系列接口的標(biāo)準(zhǔn)。RGMII經(jīng)歷了1.0\1.1\1.2\1.2a\1.3\2.0幾個(gè)版本。從2.0版本開始支持HSTL，之前的版本支持2.5V CMOS。
! v0 u$ k; C; x; s  X2 V; vTXC/RXC時(shí)鐘頻率支持125MHz，25MHz,2.5MHz，可以適配1000M,100M,10M速率。在時(shí)鐘的上升沿和下降沿均進(jìn)行數(shù)據(jù)采樣，相比GMII接口，數(shù)據(jù)信號(hào)線收發(fā)方向各減半變?yōu)?根，信號(hào)線總共有12根。如圖2和表2說明。
" R0 W' z5 X6 d9 g6 R1 t/ s; l* P
圖2 RGMII接口原理框圖
表2 RGMII接口信號(hào)說明

信號(hào) : e8 P; q7 |3 P& @5 Z1 L' A	方向 ) ~/ I. N  E& |3 T) p	說明
TXC 1 X& F+ P" Q6 ^	MAC-->PHY   v3 w' }, T, }% q6 r' @	發(fā)送時(shí)鐘信號(hào) ( k" T% {; s1 s1 T' z
TX[3:0] - j0 G) f3 Y5 d8 q. E	MAC-->PHY ) x* J% I8 O1 {# Y2 M  w1 Y2 M, _	發(fā)送數(shù)據(jù)信號(hào)
TX_CTL 3 [+ G, }& N. P7 O	MAC-->PHY	發(fā)送控制信號(hào) " S' X# q6 w' [$ N
RXC	MAC	接收時(shí)鐘信號(hào)
RX[3:0] ; X+ f3 o0 L9 `2 j1 F2 j* n$ I	MAC & x1 {8 t: D* G) @5 L	接收數(shù)據(jù)信號(hào) 1 M/ Y4 H7 r1 \3 h/ J
RX_CTL 2 ~5 R) J4 b# z9 C	MAC	接收控制信號(hào) % B" T0 A) @: l, u+ Q: Y

2.2 設(shè)計(jì)原則1、要求同方向的時(shí)鐘數(shù)據(jù)嚴(yán)格等長(zhǎng)，即TX_CTL，TXD這些控制/數(shù)據(jù)信號(hào)與TXC等長(zhǎng)；RX_CTL，RXD這些控制/數(shù)據(jù)信號(hào)與RXC等長(zhǎng)。一般設(shè)計(jì)中，要求控制/數(shù)據(jù)信號(hào)與時(shí)鐘信號(hào)的長(zhǎng)度差不大于0.5cm（約0.05ns）。
2、要求信號(hào)的發(fā)送端（包括時(shí)鐘/數(shù)據(jù)/控制信號(hào)）串接33歐姆電阻以減小反射，提高信號(hào)完整性。
# \1 B% Q1 h/ {( v& q4 L3、信號(hào)走線中要注意保持阻抗的連續(xù)性，盡量減少過孔數(shù)量（一般過孔數(shù)量在3個(gè)以內(nèi)）。
4、因信號(hào)線較多，在布局允許情況下，PHY與MAC盡量靠近，減小高速信號(hào)受的串?dāng)_，線長(zhǎng)最好小于4000mil。
3、SS_SMII接口3.1 SS_SMII 接口概述SS_SMII（又叫S3MII）接口屬于源同步時(shí)鐘類型，接口原理框圖如圖3所示，時(shí)鐘速率125M Hz；信號(hào)與時(shí)鐘間的關(guān)系等同于GMII。
5 k3 |# x$ G, `5 {7 m4 x4 x0 ~
6 v' z; A3 T" C圖3 S3MII接口原理框圖
3.2 SS_SMII接口設(shè)計(jì)原則1、要求TX_SYNC, TXD信號(hào)與TX_CLK等長(zhǎng)；RX_SYNC, RXD信號(hào)與RX_CLK等長(zhǎng)。一般設(shè)計(jì)中，要求控制/數(shù)據(jù)信號(hào)與時(shí)鐘信號(hào)的長(zhǎng)度差不大于1cm（約0.1ns）。
2、要求信號(hào)的發(fā)送端（包括時(shí)鐘/數(shù)據(jù)/控制信號(hào)）串接33歐姆電阻以減小反射，提高信號(hào)完整性。
1 X/ I) R; ^* F! m, w) q( H3、信號(hào)走線中要注意保持阻抗的連續(xù)性，盡量減少過孔數(shù)量（一般過孔數(shù)量在3個(gè)以內(nèi)）。
& F; n8 E( E% p$ S5 h, P4、在時(shí)間允許的情況下，盡量對(duì)接口進(jìn)行仿真。
4、SMII接口4.1 SMII接口概述SMII接口公共時(shí)鐘模型（兩端芯片的時(shí)鐘來自共同的時(shí)鐘BUFFER），時(shí)鐘速率125M Hz，接口原理框圖如圖4所示；并不要求數(shù)據(jù)線與時(shí)鐘等長(zhǎng)。
3 a. O/ d* @2 |8 k. X! {* B4.2 SMII接口設(shè)計(jì)原則設(shè)計(jì)時(shí)可以先考慮使REFCLK1, REFCLK2等長(zhǎng)。
[/ol]

圖4 SMII接口原理框圖
2、要求SYNC，TXD，RXD這幾個(gè)信號(hào)走線盡量短；（從芯片資料理論上看出這些線
; z" i4 d; M! N1 u9 u0 \的最大長(zhǎng)度為1.5ns，21cm；但由于芯片差異性較大，因此實(shí)際布線中盡量走短）。
# e% r  t, [8 Q要求信號(hào)的發(fā)送端（包括時(shí)鐘/數(shù)據(jù)/控制信號(hào)）串接33歐姆電阻以減小反射，提高信號(hào)完整性；
: M! i( c2 s) O" V) J9 _- x* ?信號(hào)走線中要注意保持阻抗的連續(xù)性，盡量減少過孔數(shù)量（一般過孔數(shù)量在3個(gè)以內(nèi)）。
[/ol]5、RMII接口5.1 RMII接口概述RMII接口屬于公共時(shí)鐘傳輸模型，時(shí)鐘速率50M Hz；并不要求數(shù)據(jù)線與時(shí)鐘等長(zhǎng)。圖5所示為RMII接口的原理框圖。
* ?$ X) E! X! m! D; ?8 Y
+ f' f+ R: C  C  _. ~圖5 RMII接口原理框圖
# a1 h. L2 n) w" n  V5.2 RMII接口設(shè)計(jì)原則設(shè)計(jì)時(shí)可以先考慮使REFCLK1, REFCLK2等長(zhǎng)。
1 I* M+ G( N# _: w' N4 r# x3 Y要求其它的數(shù)據(jù)/控制信號(hào)走線盡量短；（RMII規(guī)范規(guī)定信號(hào)的驅(qū)動(dòng)能力在包含負(fù)載輸入電容情況下不小于12inch，也就是30cm；但由于芯片差異，實(shí)際布線情況下盡量短）。
要求信號(hào)的發(fā)送端（包括時(shí)鐘/數(shù)據(jù)/控制信號(hào)）串接33歐姆電阻以減小反射，提高信號(hào)完整性。
) v% Z! `  }9 {  b7 W6 a' b[/ol]6、MII接口MII接口屬于公共時(shí)鐘傳輸模型，時(shí)鐘頻率25M（100M以太網(wǎng)）或2.5M（10M以太網(wǎng)）。兩個(gè)時(shí)鐘都是由Phy發(fā)送給MAC的。接口框圖如圖6所示。另外，該接口的其它兩個(gè)信號(hào)CRS、COL是異步信號(hào)，無特殊要求，故不在此圖中畫出。
對(duì)于MII信號(hào)，由于信號(hào)速率較低，因此在布線上無特殊要求，只要求Phy與MAC離的不要太遠(yuǎn)就可以了。

圖6 MII接口原理框圖