以太網(wǎng)接口硬件知識(shí)

硬件電子工程師

以太網(wǎng)口是我們?nèi)粘９こ讨谐Ｓ玫耐ㄐ沤涌�，以太網(wǎng)接口有很多種，本文將對(duì)常用以太網(wǎng)接口進(jìn)行科普介紹。
0 [% ^, l# s/ X4 U# E1、GMII接口1.1 GMII接口概述GMII接口屬于源同步時(shí)鐘類型（時(shí)鐘與數(shù)據(jù)都是由同一芯片驅(qū)動(dòng)），時(shí)鐘速率125MHz，接口連接關(guān)系如圖1所示，22根線，其中TX_EN, TX_ER, TXD這些信號(hào)同步于TX_CLK；RX_DV, RX_ER,
( \7 m# A- J% u9 G+ Z3 c4 e& h9 `
圖1 GMII接口原理框圖
RXD這些信號(hào)同步于RX_CLK。其它的兩個(gè)信號(hào)CRS, COL只用于半雙工模式，一般設(shè)計(jì)中不會(huì)用到，而且這兩個(gè)信號(hào)與時(shí)鐘是異步的，對(duì)這兩個(gè)信號(hào)不做要求。各信號(hào)說明見表1。
表1 UTOPIA LEVEL 2接口信號(hào)說明
* S+ r, C* i" }. k( }+ Y2 o7 [

信號(hào)名稱 % J9 M8 x9 d3 @	信號(hào)說明 5 ~' ~' y* C3 x
TX_CLK	發(fā)送方向時(shí)鐘信號(hào)
TX_EN	發(fā)送方向使能信號(hào)
TX_ER $ z' [2 ^. }) t2 w	發(fā)送方向錯(cuò)誤指示信號(hào) ; R8 f' a" x4 c+ |! d  R* @
TXD - [; W( M9 r1 ]5 e2 Y	發(fā)送方向數(shù)據(jù)信號(hào) $ _1 g- D: |6 k* L  X- a0 G
RX_CLK & Z0 W0 n' e* t- L2 o	接收方向時(shí)鐘信號(hào)
RX_DV 8 h5 J- z# {# C! |8 U	接收方向使能信號(hào)
RX_ER	接收方向錯(cuò)誤指示信號(hào) # w6 Q; d  t5 Z- D
RXD 0 d2 f  X7 Y4 a4 Z1 ^5 J	接收方向數(shù)據(jù)信號(hào) 6 D2 T5 Y9 ]5 h, e
COL	碰撞指示信號(hào)
CRS ; F& z, m# X) A  C- Z( u5 ^	載荷檢測(cè)信號(hào) / B7 ~/ B. o; }3 I* |6 }9 z

1.2 設(shè)計(jì)原則1、要求同方向的時(shí)鐘數(shù)據(jù)嚴(yán)格等長，即TX_EN, TX_ER, TXD這些控制/數(shù)據(jù)信號(hào)與TX_CLK等長；RX_DV, RX_ER, RXD這些控制/數(shù)據(jù)信號(hào)與RX_CLK等長。一般設(shè)計(jì)中，要求控制/數(shù)據(jù)信號(hào)與時(shí)鐘信號(hào)的長度差不大于1cm（約0.1ns）。
2、要求信號(hào)的發(fā)送端（包括時(shí)鐘/數(shù)據(jù)/控制信號(hào)）串接33歐姆電阻以減小反射，提高信號(hào)完整性。
% u; t0 W2 N. K1 P3、信號(hào)走線中要注意保持阻抗的連續(xù)性，盡量減少過孔數(shù)量（一般過孔數(shù)量在3個(gè)以內(nèi)）
4、因信號(hào)線較多，在布局允許情況下，PHY與MAC盡量靠近，減小高速信號(hào)受的串?dāng)_。
! g/ g! R- l. T/ n2、RGMII接口概述2.1 RGMII接口概述RGMII屬于源同步時(shí)鐘類型，最初是由HP制定的一個(gè)GMII精簡版專利標(biāo)準(zhǔn)，得到各大主流廠家的認(rèn)可，成為一個(gè)普遍應(yīng)用的關(guān)于xMII系列接口的標(biāo)準(zhǔn)。RGMII經(jīng)歷了1.0\1.1\1.2\1.2a\1.3\2.0幾個(gè)版本。從2.0版本開始支持HSTL，之前的版本支持2.5V CMOS。
8 O3 P; R$ B* WTXC/RXC時(shí)鐘頻率支持125MHz，25MHz,2.5MHz，可以適配1000M,100M,10M速率。在時(shí)鐘的上升沿和下降沿均進(jìn)行數(shù)據(jù)采樣，相比GMII接口，數(shù)據(jù)信號(hào)線收發(fā)方向各減半變?yōu)?根，信號(hào)線總共有12根。如圖2和表2說明。
+ q0 N" W2 W0 D* Z& L' n2 P  V
/ C% z0 I( f1 G4 r圖2 RGMII接口原理框圖
表2 RGMII接口信號(hào)說明
) t( q/ V; J4 \+ l) r

信號(hào) # N% q/ m* t1 U% x9 |	方向 # f. v3 e" D1 q1 M2 [- i" q5 m	說明 5 {3 e/ h, F; ~( `4 \6 C5 ^
TXC	MAC-->PHY	發(fā)送時(shí)鐘信號(hào) 8 m1 o" i, X8 u- M( D0 w
TX[3:0]	MAC-->PHY / F/ h2 T! k) U) P	發(fā)送數(shù)據(jù)信號(hào)
TX_CTL	MAC-->PHY 2 D. U& F' S! ^3 H9 r/ V8 A	發(fā)送控制信號(hào)
RXC	MAC	接收時(shí)鐘信號(hào)
RX[3:0] + o$ _# ?; ^# D9 U, s0 G, S1 T% z	MAC * g1 D& z# i- ?+ j' N" D; D	接收數(shù)據(jù)信號(hào)
RX_CTL ( F2 F5 f# m' _7 c( i% c5 u	MAC	接收控制信號(hào) / q! |, v9 ^9 l; b9 a: M4 q

2.2 設(shè)計(jì)原則1、要求同方向的時(shí)鐘數(shù)據(jù)嚴(yán)格等長，即TX_CTL，TXD這些控制/數(shù)據(jù)信號(hào)與TXC等長；RX_CTL，RXD這些控制/數(shù)據(jù)信號(hào)與RXC等長。一般設(shè)計(jì)中，要求控制/數(shù)據(jù)信號(hào)與時(shí)鐘信號(hào)的長度差不大于0.5cm（約0.05ns）。
2、要求信號(hào)的發(fā)送端（包括時(shí)鐘/數(shù)據(jù)/控制信號(hào)）串接33歐姆電阻以減小反射，提高信號(hào)完整性。
. S5 t- U% I8 B" ?# B8 F3、信號(hào)走線中要注意保持阻抗的連續(xù)性，盡量減少過孔數(shù)量（一般過孔數(shù)量在3個(gè)以內(nèi)）。
4、因信號(hào)線較多，在布局允許情況下，PHY與MAC盡量靠近，減小高速信號(hào)受的串?dāng)_，線長最好小于4000mil。
3、SS_SMII接口3.1 SS_SMII 接口概述SS_SMII（又叫S3MII）接口屬于源同步時(shí)鐘類型，接口原理框圖如圖3所示，時(shí)鐘速率125M Hz；信號(hào)與時(shí)鐘間的關(guān)系等同于GMII。
6 s. L1 F: f+ T/ N: H
圖3 S3MII接口原理框圖
) e3 A7 L3 z" V* P5 o' w3.2 SS_SMII接口設(shè)計(jì)原則1、要求TX_SYNC, TXD信號(hào)與TX_CLK等長；RX_SYNC, RXD信號(hào)與RX_CLK等長。一般設(shè)計(jì)中，要求控制/數(shù)據(jù)信號(hào)與時(shí)鐘信號(hào)的長度差不大于1cm（約0.1ns）。
8 H' i4 t" j) w) T+ T; J2、要求信號(hào)的發(fā)送端（包括時(shí)鐘/數(shù)據(jù)/控制信號(hào)）串接33歐姆電阻以減小反射，提高信號(hào)完整性。
8 W) j7 S4 `3 ^$ B: o. V3、信號(hào)走線中要注意保持阻抗的連續(xù)性，盡量減少過孔數(shù)量（一般過孔數(shù)量在3個(gè)以內(nèi)）。
+ g; ]3 Z* p1 [  d8 S, m$ Z4、在時(shí)間允許的情況下，盡量對(duì)接口進(jìn)行仿真。
: {: K7 u! g# {2 ?1 y+ C. h4、SMII接口4.1 SMII接口概述SMII接口公共時(shí)鐘模型（兩端芯片的時(shí)鐘來自共同的時(shí)鐘BUFFER），時(shí)鐘速率125M Hz，接口原理框圖如圖4所示；并不要求數(shù)據(jù)線與時(shí)鐘等長。
! H( b+ B  U% p$ ^4.2 SMII接口設(shè)計(jì)原則設(shè)計(jì)時(shí)可以先考慮使REFCLK1, REFCLK2等長。
: w* s, g* P6 X# K[/ol]

圖4 SMII接口原理框圖
2、要求SYNC，TXD，RXD這幾個(gè)信號(hào)走線盡量短；（從芯片資料理論上看出這些線
的最大長度為1.5ns，21cm；但由于芯片差異性較大，因此實(shí)際布線中盡量走短）。
/ w3 }& o" |- I4 N3 T6 G) n7 p要求信號(hào)的發(fā)送端（包括時(shí)鐘/數(shù)據(jù)/控制信號(hào)）串接33歐姆電阻以減小反射，提高信號(hào)完整性；
& k+ q0 ?. j; }$ l/ W, N信號(hào)走線中要注意保持阻抗的連續(xù)性，盡量減少過孔數(shù)量（一般過孔數(shù)量在3個(gè)以內(nèi)）。
" n5 r! [- L! Y0 H& J) M[/ol]5、RMII接口5.1 RMII接口概述RMII接口屬于公共時(shí)鐘傳輸模型，時(shí)鐘速率50M Hz；并不要求數(shù)據(jù)線與時(shí)鐘等長。圖5所示為RMII接口的原理框圖。
$ w" q" G, ~% M3 Q/ b# k3 H' N" t4 T: \
% L3 K6 e) L# o- K- K* G/ u; u圖5 RMII接口原理框圖
5.2 RMII接口設(shè)計(jì)原則設(shè)計(jì)時(shí)可以先考慮使REFCLK1, REFCLK2等長。
要求其它的數(shù)據(jù)/控制信號(hào)走線盡量短；（RMII規(guī)范規(guī)定信號(hào)的驅(qū)動(dòng)能力在包含負(fù)載輸入電容情況下不小于12inch，也就是30cm；但由于芯片差異，實(shí)際布線情況下盡量短）。
  p! ~4 n2 i* {1 j3 A要求信號(hào)的發(fā)送端（包括時(shí)鐘/數(shù)據(jù)/控制信號(hào)）串接33歐姆電阻以減小反射，提高信號(hào)完整性。
[/ol]6、MII接口MII接口屬于公共時(shí)鐘傳輸模型，時(shí)鐘頻率25M（100M以太網(wǎng)）或2.5M（10M以太網(wǎng)）。兩個(gè)時(shí)鐘都是由Phy發(fā)送給MAC的。接口框圖如圖6所示。另外，該接口的其它兩個(gè)信號(hào)CRS、COL是異步信號(hào)，無特殊要求，故不在此圖中畫出。
; {1 ^+ u$ E. r對(duì)于MII信號(hào)，由于信號(hào)速率較低，因此在布線上無特殊要求，只要求Phy與MAC離的不要太遠(yuǎn)就可以了。

5 B# z& h8 Y5 Y" o圖6 MII接口原理框圖