AIP Advances | 制作低損耗絕緣體上鈮酸鋰波導(dǎo)的方法

逍遙設(shè)計(jì)自動化

引言
絕緣體上鈮酸鋰(LNOI)波導(dǎo)因其優(yōu)異的光學(xué)性能，在集成光電子技術(shù)中有廣泛應(yīng)用。然而，由于鈮酸鋰(LN)的硬度高、化學(xué)惰性強(qiáng)，且在刻蝕過程中易產(chǎn)生材料再沉積，制作低損耗LNOI波導(dǎo)具有很大挑戰(zhàn)。本文基于美國國家標(biāo)準(zhǔn)與技術(shù)研究院(NIST) NanoFab設(shè)施的研究，介紹了優(yōu)化LNOI波導(dǎo)制作工藝的關(guān)鍵步驟和注意事項(xiàng)[1]。
/ @) ?. _5 j1 _  O
( F7 \  O6 u! q


2 v1 ~9 ^$ y) w+ b9 d! _5 S' S掩模選擇與圖形化
- x. c* q! h, Z2 _" v6 f1 Q選擇合適的掩模材料對獲得高質(zhì)量刻蝕結(jié)構(gòu)非常重要。雖然軟掩模(如電子束光刻膠)使用簡單，但通常會導(dǎo)致側(cè)壁質(zhì)量較差。硬掩模，如鉻(Cr)或二氧化硅(SiO2)，一般能產(chǎn)生更好的結(jié)果。
4 i, n8 F( X2 J, ]% r
為圖形化波導(dǎo)，通常使用電子束光刻(EBL)和正性光刻膠如ZEP520A。將光刻膠旋涂到LNOI芯片上，用EBL曝光，然后顯影。對于硬掩模樣品，在涂覆光刻膠之前需要先沉積掩模材料(如Cr或SiO2)。
! l: C' i$ v7 b8 }% N
9 m* w+ u+ P( }. m1 H2 Y1 K圖1：使用ICP RIE圖形化LN的制作過程示意圖。
3 P5 g% B$ ~% I/ F
, s4 m# B5 |  q* t9 X刻蝕過程
5 Q; W4 |  g0 _" [電感耦合等離子體反應(yīng)離子刻蝕(ICP RIE)是刻蝕LN的首選方法。
* @0 ~( |2 i0 M6 y5 e( q  G該過程使用氬(Ar)等離子體物理刻蝕材料。需要優(yōu)化的關(guān)鍵參數(shù)包括：

射頻(RF)功率：控制離子向基板加速，顯著影響刻蝕速率、深度和再沉積。

ICP功率：決定等離子體密度。
腔室壓力
氣體流量
基板溫度

9 L# O( g$ Q3 U0 M& V& X
' a: ^$ e7 F9 A7 N
5 E: |! w, ?1 }3 Z/ Y圖2：用于LN刻蝕的ICP腔室示意圖。
  c  R0 V# s6 l, l% D( {

RF功率優(yōu)化
RF功率是影響刻蝕和再沉積平衡的關(guān)鍵參數(shù)。在低RF功率下，再沉積材料往往積累在側(cè)壁上。隨著RF功率增加，刻蝕速率超過再沉積速率，導(dǎo)致側(cè)壁更干凈。
6 U/ k! q% k( c& {; x" s4 O
7 @* T1 A' `5 Q5 H# k$ t2 e圖3：SEM圖像顯示了RF功率對使用Cr掩模樣品再沉積的影響。

然而，過高的RF功率會導(dǎo)致波導(dǎo)結(jié)構(gòu)損壞。最佳RF功率范圍通常在100-200 W之間，但可能因具體使用的ICP RIE設(shè)備而異。
0 U1 ~2 e3 v% }1 W$ N: \' V7 K
再沉積物去除
即使優(yōu)化了刻蝕參數(shù)，通常仍有一些再沉積物殘留，需要通過濕法清洗過程去除。改良的RCA-1溶液(NH4OH:H2O2:H2O比例為2:2:1)加熱到85°C對此很有效。

, J8 x3 j  g$ m圖4：清洗過程不同階段的LN波導(dǎo)SEM圖像。
( h# t+ v/ s: ?! T2 l2 O
清洗過程需要仔細(xì)優(yōu)化：

持續(xù)時(shí)間：清洗不足會留下再沉積物，過度清洗會損壞波導(dǎo)。

方向：樣品應(yīng)在相對于攪拌方向的0°和90°方向上清洗。

溶液新鮮度：改變樣品方向時(shí)，應(yīng)準(zhǔn)備新的清洗溶液。
[/ol]
" [, Y- T) a4 R8 C  B' i* J典型的優(yōu)化清洗過程包括每個(gè)方向15分鐘，總共30分鐘。
( X' L7 o; M5 i) |, X0 R  S7 |
圖5：SEM圖像顯示了過度清洗導(dǎo)致的波導(dǎo)損壞。
. V$ M5 B0 D. F+ E" p3 E
硬掩模比較
5 u6 w0 E* n8 ^% _, y雖然Cr和SiO2硬掩模都能產(chǎn)生良好結(jié)果，但它們具有不同特性：
& g- W7 V" n" c/ R9 x
1. 鉻掩模：
" T6 r/ _' }/ \+ Y  h! o; A3 ?

由于Cr的多晶結(jié)構(gòu)，在側(cè)壁上產(chǎn)生顆粒狀特征

與SiO2相比，通常產(chǎn)生更光滑的側(cè)壁

不太容易出現(xiàn)溝槽問題

2. 二氧化硅掩模：
' q. S; v% i7 B4 I7 q' m

可能在側(cè)壁上產(chǎn)生條紋

更容易在側(cè)壁底部產(chǎn)生溝槽

可能需要額外措施來緩解充電效應(yīng)

7 n; l( g% C) e) q# V6 p
' I* _$ C( Z# J: P- {. p
圖6：比較使用(a) Cr和(b) SiO2硬掩�？涛g的LN波導(dǎo)SEM圖像。
' g  |! h, r2 v+ n
  n' |9 R2 K* p& a
0 f9 ^2 ^! m! I- j( w) r! F( |圖7：使用(a) Cr和(b) SiO2硬掩�？涛g的LN波導(dǎo)FIB-milled橫截面SEM圖像。

波導(dǎo)制作流程
基于上述優(yōu)化，以下是制作低損耗LNOI波導(dǎo)的流程總結(jié)：
, L2 ^3 _8 L% W" N/ i
1. 基板準(zhǔn)備：
從LNOI晶圓開始(如700 nm x切割LN薄膜在2 μm SiO2上，再在Si基板上)
: X1 E4 k/ ?$ |. i( s, u使用硫酸高錳酸鉀溶液清洗基板，然后進(jìn)行RCA清洗
; E6 Z2 R0 ?- c+ h2 j4 y) a
2. 硬掩模沉積：
0 Z. U3 V) w7 m- t

使用電子束蒸發(fā)沉積50 nm Cr

(替代方案：500 nm PECVD SiO2 + 10 nm電子束Cr)

) _' k3 W2 e1 G3. 光刻：

旋涂ZEP520A電子束光刻膠

進(jìn)行電子束光刻定義波導(dǎo)圖形

顯影曝光后的光刻膠
2 z2 x  m9 u. i; d
9 x: s; m" I1 z. p# [0 g4. 圖形轉(zhuǎn)移到硬掩模：

使用ICP RIE刻蝕硬掩模層

5. LN刻蝕：
' t8 H! F0 n; `( S  E

使用優(yōu)化參數(shù)進(jìn)行LN的ICP RIE刻蝕：
( y# R* G  J$ p/ u  d+ z    RF功率：150 W
6 {6 X3 e3 u# h    ICP功率：1500 W
/ _+ C+ B! p! r+ Z3 e0 w9 F& N, y, ~: P" W    壓力：5 mTorr
    Ar氣體流量：20 SCCM
: y0 C/ G+ x/ q$ N; R5 _    溫度：5°C

使用多個(gè)短刻蝕循環(huán)，中間有冷卻期，以防止樣品損壞

" s- Y5 |( L/ m1 Z: W7 h; M6. 掩模去除：
. y% s. t8 q4 U. G3 \& Z( _

使用適當(dāng)?shù)目涛g劑去除剩余硬掩模
2 O) E* S# V1 _9 U: a! {
& t9 D+ F+ L& Z9 G7. 再沉積物清洗：

在加熱的RCA-1溶液中每個(gè)方向清洗15分鐘(總共30分鐘)

8. 包覆(可選)：

使用PECVD沉積2 μm SiO2作為上部包覆層
  h" @/ `/ r: e" f( Q
  z, `3 X& S0 T; d9. 端面準(zhǔn)備：

拋光端面以進(jìn)行光學(xué)耦合
8 q6 H: c% ?0 ?6 `9 r) x
光學(xué)表征
9 {0 a% l9 ?$ Q! p/ f為評估制作的波導(dǎo)質(zhì)量，光學(xué)損耗測量非常重要。典型設(shè)置包括使用錐形光纖將1550 nm激光耦合到波導(dǎo)中，并測量輸出功率。
" t; |  v. A) |

. p4 M$ g2 n1 V/ g* m. n圖8：測量LNOI波導(dǎo)在1550 nm波長下光學(xué)損耗的實(shí)驗(yàn)裝置示意圖。
6 W7 v9 ^! i( _  F& j

圖9：對八個(gè)相同LNOI波導(dǎo)進(jìn)行的光學(xué)損耗測量結(jié)果。

使用本文描述的優(yōu)化制作工藝，可以實(shí)現(xiàn)長度為4.5 mm的LNOI波導(dǎo)，總損耗(傳播+耦合)約為-10.5 dB。這相當(dāng)于傳播損耗的上限估計(jì)約為2 dB/cm，與文獻(xiàn)報(bào)道的數(shù)值具有競爭力。

2 Z, v" v& F: d. r& Y& b+ u* Z- z7 G結(jié)論
+ a4 |# i, d) n. Q* X7 K制作低損耗LNOI波導(dǎo)需要仔細(xì)優(yōu)化多個(gè)工藝步驟，從掩模選擇到刻蝕參數(shù)和刻蝕后清洗。作者認(rèn)為通過遵循本文提供的指南，研究人員可以開發(fā)可靠的工藝來制作高質(zhì)量LNOI光電子器件，即使在共享潔凈室設(shè)施中也能實(shí)現(xiàn)。持續(xù)改進(jìn)這些技術(shù)將進(jìn)一步推動集成鈮酸鋰光電子技術(shù)的發(fā)展。

參考文獻(xiàn)
3 X( {7 M6 \6 k. E# b[1] CH. S. S. Pavan Kumar, N. N. Klimov, and P. S. Kuo, "Optimization of waveguide fabrication processes in lithium-niobate-on-insulator platform," AIP Advances, vol. 14,

* O2 T  G% u: g- END -

+ [* x; m! k) s# p軟件申請我們歡迎化合物/硅基光電子芯片的研究人員和工程師申請?bào)w驗(yàn)免費(fèi)版PIC Studio軟件。無論是研究還是商業(yè)應(yīng)用，PIC Studio都可提升您的工作效能。
點(diǎn)擊左下角"閱讀原文"馬上申請
0 b% o( B; \. X) m7 i! }: V* m  Z8 ^& J
$ n9 {6 E3 b1 B( j歡迎轉(zhuǎn)載

轉(zhuǎn)載請注明出處，請勿修改內(nèi)容和刪除作者信息！
! W4 h) H+ a5 ?# A. l: r
1 Q7 e& k9 y& q7 o5 d
8 j" v. Q/ t4 a$ f% K4 l

# Q# T  `1 G' R1 _7 g# C% {$ J
關(guān)注我們

& @; H0 z3 n5 ~, B* V4 h9 E% ]

9 E& M* R( `+ S7 h

8 \0 U3 f0 X! D  Q8 I

6 U; ^/ m7 U, l" u5 Z 0 O' H, K  D; j1 A: H) f

                     
5 ^# @. D0 F6 a/ |9 Y% K  w


關(guān)于我們：
; X, W5 V7 S5 e2 L+ r8 ?深圳逍遙科技有限公司（Latitude Design Automation Inc.）是一家專注于半導(dǎo)體芯片設(shè)計(jì)自動化（EDA）的高科技軟件公司。我們自主開發(fā)特色工藝芯片設(shè)計(jì)和仿真軟件，提供成熟的設(shè)計(jì)解決方案如PIC Studio、MEMS Studio和Meta Studio，分別針對光電芯片、微機(jī)電系統(tǒng)、超透鏡的設(shè)計(jì)與仿真。我們提供特色工藝的半導(dǎo)體芯片集成電路版圖、IP和PDK工程服務(wù)，廣泛服務(wù)于光通訊、光計(jì)算、光量子通信和微納光子器件領(lǐng)域的頭部客戶。逍遙科技與國內(nèi)外晶圓代工廠及硅光/MEMS中試線合作，推動特色工藝半導(dǎo)體產(chǎn)業(yè)鏈發(fā)展，致力于為客戶提供前沿技術(shù)與服務(wù)。
; ]* _  S" O( i/ T
http://www.latitudeda.com/
6 ?0 w# [- b7 z9 L, N7 M  F（點(diǎn)擊上方名片關(guān)注我們，發(fā)現(xiàn)更多精彩內(nèi)容）