AIP Advances | 制作低損耗絕緣體上鈮酸鋰波導(dǎo)的方法

逍遙設(shè)計自動化

引言
絕緣體上鈮酸鋰(LNOI)波導(dǎo)因其優(yōu)異的光學(xué)性能，在集成光電子技術(shù)中有廣泛應(yīng)用。然而，由于鈮酸鋰(LN)的硬度高、化學(xué)惰性強，且在刻蝕過程中易產(chǎn)生材料再沉積，制作低損耗LNOI波導(dǎo)具有很大挑戰(zhàn)。本文基于美國國家標(biāo)準(zhǔn)與技術(shù)研究院(NIST) NanoFab設(shè)施的研究，介紹了優(yōu)化LNOI波導(dǎo)制作工藝的關(guān)鍵步驟和注意事項[1]。
+ R& ^3 x5 f. g+ v& G

1 A" [# J$ M  w- Y3 W; Q# @: R
5 A3 O7 f; }* P5 Y$ Q8 s5 _4 q
( R, j5 l7 B! }$ A掩模選擇與圖形化
  h) B" |  z/ H- |+ o選擇合適的掩模材料對獲得高質(zhì)量刻蝕結(jié)構(gòu)非常重要。雖然軟掩模(如電子束光刻膠)使用簡單，但通常會導(dǎo)致側(cè)壁質(zhì)量較差。硬掩模，如鉻(Cr)或二氧化硅(SiO2)，一般能產(chǎn)生更好的結(jié)果。
# @; |  K/ Y3 w) }
7 {+ ?3 f) c" y+ R6 _為圖形化波導(dǎo)，通常使用電子束光刻(EBL)和正性光刻膠如ZEP520A。將光刻膠旋涂到LNOI芯片上，用EBL曝光，然后顯影。對于硬掩模樣品，在涂覆光刻膠之前需要先沉積掩模材料(如Cr或SiO2)。

( u- M& ]- U. x  T) T6 r% _圖1：使用ICP RIE圖形化LN的制作過程示意圖。
! n/ {6 o( ^: E  Y  N5 o7 L, f
, ~. }, \" L- v2 W' u刻蝕過程
電感耦合等離子體反應(yīng)離子刻蝕(ICP RIE)是刻蝕LN的首選方法。
8 Q& s& e' F) m1 x/ U3 t8 D該過程使用氬(Ar)等離子體物理刻蝕材料。需要優(yōu)化的關(guān)鍵參數(shù)包括：
' E- n% b' P; U4 \9 k" E% Y6 R$ B

射頻(RF)功率：控制離子向基板加速，顯著影響刻蝕速率、深度和再沉積。

ICP功率：決定等離子體密度。
3 @, c; G% x# W: @腔室壓力
氣體流量
基板溫度

6 W2 l: q8 m! f/ D4 u1 C1 P

& M5 w: B: C6 a4 t$ s圖2：用于LN刻蝕的ICP腔室示意圖。

$ ~& D  B! K  I5 `
; W. w6 J/ H( M* \; C0 ?" y" O+ FRF功率優(yōu)化
RF功率是影響刻蝕和再沉積平衡的關(guān)鍵參數(shù)。在低RF功率下，再沉積材料往往積累在側(cè)壁上。隨著RF功率增加，刻蝕速率超過再沉積速率，導(dǎo)致側(cè)壁更干凈。
1 K% D+ A% J1 ]1 m5 l* B2 |% T& G
2 E. J# s' `% L* E, g4 }圖3：SEM圖像顯示了RF功率對使用Cr掩模樣品再沉積的影響。
( j) Y: K7 a* W- J% v7 o7 @
9 B" C& c4 w* [; i然而，過高的RF功率會導(dǎo)致波導(dǎo)結(jié)構(gòu)損壞。最佳RF功率范圍通常在100-200 W之間，但可能因具體使用的ICP RIE設(shè)備而異。
# S2 r6 C* C" O. j4 Q
3 c' j6 N& c/ s# Y6 ^再沉積物去除
( j; Q: Q' U) x1 W: G. f& j即使優(yōu)化了刻蝕參數(shù)，通常仍有一些再沉積物殘留，需要通過濕法清洗過程去除。改良的RCA-1溶液(NH4OH:H2O2:H2O比例為2:2:1)加熱到85°C對此很有效。

; p: U. c) M" g) _圖4：清洗過程不同階段的LN波導(dǎo)SEM圖像。

清洗過程需要仔細(xì)優(yōu)化：

持續(xù)時間：清洗不足會留下再沉積物，過度清洗會損壞波導(dǎo)。

方向：樣品應(yīng)在相對于攪拌方向的0°和90°方向上清洗。

溶液新鮮度：改變樣品方向時，應(yīng)準(zhǔn)備新的清洗溶液。
[/ol]
5 R: m8 U- r3 O! ]9 m典型的優(yōu)化清洗過程包括每個方向15分鐘，總共30分鐘。
, {; j, \  H3 w8 k4 i
圖5：SEM圖像顯示了過度清洗導(dǎo)致的波導(dǎo)損壞。

硬掩模比較
, O$ x6 Y( p0 y( C# u雖然Cr和SiO2硬掩模都能產(chǎn)生良好結(jié)果，但它們具有不同特性：

1. 鉻掩模：

由于Cr的多晶結(jié)構(gòu)，在側(cè)壁上產(chǎn)生顆粒狀特征

與SiO2相比，通常產(chǎn)生更光滑的側(cè)壁

不太容易出現(xiàn)溝槽問題

2. 二氧化硅掩模：

可能在側(cè)壁上產(chǎn)生條紋

更容易在側(cè)壁底部產(chǎn)生溝槽

可能需要額外措施來緩解充電效應(yīng)
* Q5 o/ c) \1 Y. \$ H  n: q; `
3 a. p9 _' b/ e3 {! M+ Q- c6 F
9 C* r% D+ g, S( `" _) N' J
8 m- J& p+ e  e  y/ o圖6：比較使用(a) Cr和(b) SiO2硬掩模刻蝕的LN波導(dǎo)SEM圖像。
2 q& S+ ~$ r- E3 I& s

圖7：使用(a) Cr和(b) SiO2硬掩�？涛g的LN波導(dǎo)FIB-milled橫截面SEM圖像。
- L  K0 }9 k3 K% Z
波導(dǎo)制作流程
基于上述優(yōu)化，以下是制作低損耗LNOI波導(dǎo)的流程總結(jié)：

4 q' |3 {' u7 W  z$ ^5 R( L! E) n1. 基板準(zhǔn)備：
# J4 r! f* h7 @2 H2 @6 p從LNOI晶圓開始(如700 nm x切割LN薄膜在2 μm SiO2上，再在Si基板上)
8 [. M2 P" J5 @6 q0 p) A; p: r使用硫酸高錳酸鉀溶液清洗基板，然后進(jìn)行RCA清洗

0 Q* M2 E% u/ ~2. 硬掩模沉積：

使用電子束蒸發(fā)沉積50 nm Cr

(替代方案：500 nm PECVD SiO2 + 10 nm電子束Cr)
( Y, s' R: ^( Z% ?
3. 光刻：

旋涂ZEP520A電子束光刻膠

進(jìn)行電子束光刻定義波導(dǎo)圖形

顯影曝光后的光刻膠

3 r- s: z9 L  T9 H6 v4. 圖形轉(zhuǎn)移到硬掩模：

使用ICP RIE刻蝕硬掩模層
; x1 {7 N- @! @9 r9 H6 ^
/ r; Q$ O% `$ _6 w. Z5. LN刻蝕：

使用優(yōu)化參數(shù)進(jìn)行LN的ICP RIE刻蝕：
    RF功率：150 W
. z! @& R2 p  b0 C) t    ICP功率：1500 W
% X2 n, B6 t2 N6 B6 |* d: V! T    壓力：5 mTorr
    Ar氣體流量：20 SCCM
    溫度：5°C

使用多個短刻蝕循環(huán)，中間有冷卻期，以防止樣品損壞

' K, h7 {$ H0 K* g7 n8 n6. 掩模去除：

使用適當(dāng)?shù)目涛g劑去除剩余硬掩模
% ~4 z  t$ y% G4 {' u
7. 再沉積物清洗：

在加熱的RCA-1溶液中每個方向清洗15分鐘(總共30分鐘)

8. 包覆(可選)：
8 `) {* T, I* h

使用PECVD沉積2 μm SiO2作為上部包覆層
8 Y. I: i" i* F% v
9. 端面準(zhǔn)備：
( S4 X1 M1 e* w* ?- V* j8 K$ L

拋光端面以進(jìn)行光學(xué)耦合

光學(xué)表征
為評估制作的波導(dǎo)質(zhì)量，光學(xué)損耗測量非常重要。典型設(shè)置包括使用錐形光纖將1550 nm激光耦合到波導(dǎo)中，并測量輸出功率。


1 M$ y2 z% T/ K2 }( i& W圖8：測量LNOI波導(dǎo)在1550 nm波長下光學(xué)損耗的實驗裝置示意圖。
9 W& l4 S0 O6 F) |* S# J" V
; F9 q& |( w! z. V5 u
圖9：對八個相同LNOI波導(dǎo)進(jìn)行的光學(xué)損耗測量結(jié)果。

3 _; ^# Y4 u! e3 I8 n; J使用本文描述的優(yōu)化制作工藝，可以實現(xiàn)長度為4.5 mm的LNOI波導(dǎo)，總損耗(傳播+耦合)約為-10.5 dB。這相當(dāng)于傳播損耗的上限估計約為2 dB/cm，與文獻(xiàn)報道的數(shù)值具有競爭力。

結(jié)論
制作低損耗LNOI波導(dǎo)需要仔細(xì)優(yōu)化多個工藝步驟，從掩模選擇到刻蝕參數(shù)和刻蝕后清洗。作者認(rèn)為通過遵循本文提供的指南，研究人員可以開發(fā)可靠的工藝來制作高質(zhì)量LNOI光電子器件，即使在共享潔凈室設(shè)施中也能實現(xiàn)。持續(xù)改進(jìn)這些技術(shù)將進(jìn)一步推動集成鈮酸鋰光電子技術(shù)的發(fā)展。

參考文獻(xiàn)
[1] CH. S. S. Pavan Kumar, N. N. Klimov, and P. S. Kuo, "Optimization of waveguide fabrication processes in lithium-niobate-on-insulator platform," AIP Advances, vol. 14,
& C) T8 X/ D; O" D0 |% W$ ^6 z
. s% E- J6 E$ `+ t9 Z/ |$ u3 r% ^6 ~- END -

' S& G" v8 {9 i9 R0 \! m1 i軟件申請我們歡迎化合物/硅基光電子芯片的研究人員和工程師申請體驗免費版PIC Studio軟件。無論是研究還是商業(yè)應(yīng)用，PIC Studio都可提升您的工作效能。
( D2 e* i. c/ H1 v點擊左下角"閱讀原文"馬上申請

& u7 }+ [& w9 u1 F, \+ @- y3 D歡迎轉(zhuǎn)載

轉(zhuǎn)載請注明出處，請勿修改內(nèi)容和刪除作者信息！
1 l6 y  |6 A8 g- i. s4 e" I

% V! e2 {+ F: ~7 u
# e( c& K( G( ~+ B9 f5 Y( H3 P
/ R* H2 ~$ m& g" P, X. P0 x
關(guān)注我們
/ N- k! h- F5 D' F: R. h
" C! ^( j/ t+ Y; o

4 \+ _" E4 C7 k6 w5 M

                     


0 ]' b# X0 p: R. ~3 P
關(guān)于我們：
/ z! ]1 j; Z8 X* k深圳逍遙科技有限公司（Latitude Design Automation Inc.）是一家專注于半導(dǎo)體芯片設(shè)計自動化（EDA）的高科技軟件公司。我們自主開發(fā)特色工藝芯片設(shè)計和仿真軟件，提供成熟的設(shè)計解決方案如PIC Studio、MEMS Studio和Meta Studio，分別針對光電芯片、微機電系統(tǒng)、超透鏡的設(shè)計與仿真。我們提供特色工藝的半導(dǎo)體芯片集成電路版圖、IP和PDK工程服務(wù)，廣泛服務(wù)于光通訊、光計算、光量子通信和微納光子器件領(lǐng)域的頭部客戶。逍遙科技與國內(nèi)外晶圓代工廠及硅光/MEMS中試線合作，推動特色工藝半導(dǎo)體產(chǎn)業(yè)鏈發(fā)展，致力于為客戶提供前沿技術(shù)與服務(wù)。

0 r' f- V1 H; C' e' S$ r  Ghttp://www.latitudeda.com/
) J9 H- H" u5 s3 D$ X（點擊上方名片關(guān)注我們，發(fā)現(xiàn)更多精彩內(nèi)容）