不改平面不加層，微調(diào)走線抬電平

edadoc

作者：一博科技高速先生成員  姜杰

設(shè)計(jì)組有個(gè)小伙子叫小博，入職剛滿一年，今天收到了公司發(fā)來的暖心郵件。

  A! t5 {) z  p4 f3 y

他卻高興不起來，因?yàn)樽蛲硎盏搅艘环怆娫捶抡娼Y(jié)果的郵件：自己獨(dú)立接手的第一個(gè)設(shè)計(jì)任務(wù)，到了投板的節(jié)骨眼，直流壓降有問題。
正可謂：
# A- Z6 B9 }% A- O; K9 p- }曾因壓降夜難寐，猶為阻抗困愁城。
$ T- L' v1 @4 R- l# Q世間無限丹青手，一片憂心畫不成。

小博一夜難眠，一大早就來求助高速先生。

0 o# F. q2 k( W6 B# F- n! ?

看著小博急切又期待的眼神，高速先生認(rèn)真查了下板，最后給出的建議是，問題不大，不改平面不加層，動(dòng)動(dòng)走線就能行。小博半信半疑……
$ \3 _, e* H; Q

電源的直流壓降，作為衡量電源性能的一個(gè)重要指標(biāo)，用電芯片端的要求通常會(huì)以電壓百分比的方式給出，例如下表的DDR5的VDD，直流壓降要求為-3%~+6%

2 s1 K& b: w/ G1 n# C$ J

不過，越來越多的芯片手冊直接對電源路徑的直流電阻提出要求，以DCR（Direct Current Resistance）阻值的形式給出。


再來看看小博遇到的這個(gè)電源，電源電壓0.85V，用電芯片端的壓降要求：-1%~-+1%.
原設(shè)計(jì)文件的仿真結(jié)果如下：VRM輸出916mV，到達(dá)用電芯片的電壓為833mV，不滿足壓降要求。
( v1 ?& L1 i  p! ?# p
/ K% `% K" M9 N" K* g" _
此時(shí)，電源DCR為2.66mΩ。
, I( {! I1 Z/ W% k- K* |! }
# R" q/ P- l. z
  D+ r6 x6 V* r& R

按照高速先生的建議，微調(diào)走線后，用電芯片的電壓增加至846mV。

結(jié)果竟然達(dá)標(biāo)了！小博驚掉了下巴，這……
: d# _7 ^5 L& R# k" k$ U

' G, K/ I0 \/ R! j- X) o電源DCR卻保持不變，仍然是2.66mΩ
8 V& E! b: z+ V5 k. D3 {" G
, z/ H7 K" \' W9 k8 Y
7 c3 G4 b7 d; M修改前后的電源通道完全沒有變化，電源DCR均為2.66mΩ，可是用電芯片端的電壓怎么就神奇的抬起來了呢？玄機(jī)就在電源輸出的變化。
修改前，VRM輸出916 mV。
8 b+ Q" C* w7 ~- D3 d( d5 `

修改后，VRM輸出增加至929mV。


VRM輸出電平抬高，電源路徑壓降不變，用電芯片端的電壓可不就水漲船高嘛。
4 F( [) H- h* I8 U* u# F4 u有經(jīng)驗(yàn)的layout攻城獅應(yīng)該已經(jīng)猜到了小博的問題出在哪了。

% O$ p, ~/ ?# d8 j" E) i
9 d5 n* @9 A2 n1 R3 r

沒錯(cuò)，由于經(jīng)驗(yàn)不足，小博原設(shè)計(jì)的電壓反饋點(diǎn)設(shè)置在了近端，太靠近VRM。

為了抬高VRM的輸出電平，高速先生建議將反饋點(diǎn)調(diào)整至遠(yuǎn)端，修改后的版本如下，靠近了用電芯片：
$ [, g; g. V3 Q" L% e& B

7 S( t7 x  u2 X- P" G僅通過調(diào)整VRM的電壓反饋?zhàn)呔�，不涉及電源平面和層疊的修改，就能讓用電芯片的電壓滿足要求，簡直是懶人福音，不過，前提是VRM有電壓反饋的功能，而且，電壓輸出調(diào)整幅度也有一定的范圍，不能任性。
1 ^- w7 _; _8 W% S與電壓百分比的方式相比，有些芯片手冊對電源DCR提出要求也有它的道理，它可以更加直接的反映電源通道本身的參數(shù)。作為電源通道的重要組成部分，電源平面可以視為方塊電阻，而方塊電阻的阻值與面積和厚度有關(guān)，因此，DCR的大小也與銅皮的有效面積和厚度有關(guān)系。

這里可以再做個(gè)仿真對比，說明DCR的變化對電源的影響。還是使用上面的仿真文件，為了簡化問題，刪除了電壓反饋線，VRM輸出電壓將保持為0.85V，對比不同銅厚帶來的變化。按照當(dāng)前的電源平面和層疊設(shè)置，直流壓降仿真結(jié)果如下：

因?yàn)橥ǖ罌]有變化，電源路徑直流壓降仍然是83mV，電源DCR也保持不變，2.66mΩ。
4 _" V/ l3 F4 y* ^2 }" K# \( `

我們把電源平面的銅厚由1oz增加到2oz，其它不變，再來看看仿真結(jié)果：

  y8 c% {% C0 }8 E$ v

由于電源平面的銅厚增加，電源DCR由2.66mΩ減小到2.48mΩ，直流壓降也從83mV降低至76mV。由此可見，電源通道本身的優(yōu)化確實(shí)可以減小DCR，進(jìn)而改善壓降。
1 {2 H! C5 y, c( Z) y; s1 c1 y. `9 a經(jīng)驗(yàn)豐富的攻城獅都知道，在單板設(shè)計(jì)后期改動(dòng)電源通道耗時(shí)費(fèi)力，因此根據(jù)壓降和通流要求提前規(guī)劃電源就顯得格外重要。當(dāng)然了，走彎路也是學(xué)習(xí)的一種方式，雖然效率不是最高的，但是，一定是記憶最深刻的，小博應(yīng)該深有感觸。