AIP Advances | 制作低損耗絕緣體上鈮酸鋰波導(dǎo)的方法

逍遙設(shè)計(jì)自動(dòng)化

引言
絕緣體上鈮酸鋰(LNOI)波導(dǎo)因其優(yōu)異的光學(xué)性能，在集成光電子技術(shù)中有廣泛應(yīng)用。然而，由于鈮酸鋰(LN)的硬度高、化學(xué)惰性強(qiáng)，且在刻蝕過程中易產(chǎn)生材料再沉積，制作低損耗LNOI波導(dǎo)具有很大挑戰(zhàn)。本文基于美國國家標(biāo)準(zhǔn)與技術(shù)研究院(NIST) NanoFab設(shè)施的研究，介紹了優(yōu)化LNOI波導(dǎo)制作工藝的關(guān)鍵步驟和注意事項(xiàng)[1]。




1 }2 o9 l7 p3 K; q; [( Q' z掩模選擇與圖形化
選擇合適的掩模材料對獲得高質(zhì)量刻蝕結(jié)構(gòu)非常重要。雖然軟掩模(如電子束光刻膠)使用簡單，但通常會導(dǎo)致側(cè)壁質(zhì)量較差。硬掩模，如鉻(Cr)或二氧化硅(SiO2)，一般能產(chǎn)生更好的結(jié)果。
! x4 o( ^: t" y$ I
為圖形化波導(dǎo)，通常使用電子束光刻(EBL)和正性光刻膠如ZEP520A。將光刻膠旋涂到LNOI芯片上，用EBL曝光，然后顯影。對于硬掩模樣品，在涂覆光刻膠之前需要先沉積掩模材料(如Cr或SiO2)。
; ~) s. Z4 `0 J$ S6 N! V- W
圖1：使用ICP RIE圖形化LN的制作過程示意圖。

7 y& d" H: x& T+ _7 s: Y) P刻蝕過程
電感耦合等離子體反應(yīng)離子刻蝕(ICP RIE)是刻蝕LN的首選方法。
該過程使用氬(Ar)等離子體物理刻蝕材料。需要優(yōu)化的關(guān)鍵參數(shù)包括：

射頻(RF)功率：控制離子向基板加速，顯著影響刻蝕速率、深度和再沉積。

ICP功率：決定等離子體密度。
, O% U5 `( u' ?. Z( F, ], ?/ S腔室壓力
氣體流量
. @9 [8 i. G9 z. Q( Y' I% f# A基板溫度
4 N7 u4 j& h/ M2 L
- }" A9 x5 ^9 P8 Z/ L; i; ]. l

1 R7 a: c" z* a' @4 ^* C圖2：用于LN刻蝕的ICP腔室示意圖。
0 L; k: i$ F! b2 @

RF功率優(yōu)化
RF功率是影響刻蝕和再沉積平衡的關(guān)鍵參數(shù)。在低RF功率下，再沉積材料往往積累在側(cè)壁上。隨著RF功率增加，刻蝕速率超過再沉積速率，導(dǎo)致側(cè)壁更干凈。

  I5 b0 F; Q, u2 y9 ?0 C! a, Y圖3：SEM圖像顯示了RF功率對使用Cr掩模樣品再沉積的影響。

然而，過高的RF功率會導(dǎo)致波導(dǎo)結(jié)構(gòu)損壞。最佳RF功率范圍通常在100-200 W之間，但可能因具體使用的ICP RIE設(shè)備而異。

再沉積物去除
即使優(yōu)化了刻蝕參數(shù)，通常仍有一些再沉積物殘留，需要通過濕法清洗過程去除。改良的RCA-1溶液(NH4OH:H2O2:H2O比例為2:2:1)加熱到85°C對此很有效。
7 |) q9 A: i! ]1 X9 ]+ `; e
: m# o  l- V, K; {/ }! K2 C9 v, a圖4：清洗過程不同階段的LN波導(dǎo)SEM圖像。

, B( V/ @! P+ p- ?3 H2 B清洗過程需要仔細(xì)優(yōu)化：

持續(xù)時(shí)間：清洗不足會留下再沉積物，過度清洗會損壞波導(dǎo)。

方向：樣品應(yīng)在相對于攪拌方向的0°和90°方向上清洗。

溶液新鮮度：改變樣品方向時(shí)，應(yīng)準(zhǔn)備新的清洗溶液。
[/ol]
# h0 O2 k5 ?$ A7 |1 z典型的優(yōu)化清洗過程包括每個(gè)方向15分鐘，總共30分鐘。

' w7 b2 o. i' O$ @$ s. Y圖5：SEM圖像顯示了過度清洗導(dǎo)致的波導(dǎo)損壞。

硬掩模比較
! P# \! i* ?! D* Q+ U雖然Cr和SiO2硬掩模都能產(chǎn)生良好結(jié)果，但它們具有不同特性：
- D& C2 d7 S% W. w5 `
1. 鉻掩模：
$ H3 O$ Z% L$ n7 P; m4 N/ h+ n

由于Cr的多晶結(jié)構(gòu)，在側(cè)壁上產(chǎn)生顆粒狀特征

與SiO2相比，通常產(chǎn)生更光滑的側(cè)壁

不太容易出現(xiàn)溝槽問題

2. 二氧化硅掩模：

可能在側(cè)壁上產(chǎn)生條紋

更容易在側(cè)壁底部產(chǎn)生溝槽

可能需要額外措施來緩解充電效應(yīng)
. T3 J8 ?, i8 {# o/ I9 `


0 |) H2 k, w/ Q* `2 f  z圖6：比較使用(a) Cr和(b) SiO2硬掩模刻蝕的LN波導(dǎo)SEM圖像。


圖7：使用(a) Cr和(b) SiO2硬掩�？涛g的LN波導(dǎo)FIB-milled橫截面SEM圖像。

1 i% f, e& ~+ Z+ R波導(dǎo)制作流程
基于上述優(yōu)化，以下是制作低損耗LNOI波導(dǎo)的流程總結(jié)：

4 |7 s0 s" m4 {7 T7 n+ E# }1. 基板準(zhǔn)備：
從LNOI晶圓開始(如700 nm x切割LN薄膜在2 μm SiO2上，再在Si基板上)
使用硫酸高錳酸鉀溶液清洗基板，然后進(jìn)行RCA清洗
* K$ e0 N7 h+ w# P- h: q: c9 f
2. 硬掩模沉積：
8 d& K. b0 l- m' D' f$ V" _+ k, d

使用電子束蒸發(fā)沉積50 nm Cr

(替代方案：500 nm PECVD SiO2 + 10 nm電子束Cr)
( P& z: ~  {( _& n/ u% E/ n3 z
3. 光刻：

旋涂ZEP520A電子束光刻膠

進(jìn)行電子束光刻定義波導(dǎo)圖形

顯影曝光后的光刻膠

4. 圖形轉(zhuǎn)移到硬掩模：
: t6 ^9 ?  Y( T5 B. F

使用ICP RIE刻蝕硬掩模層

3 |) W# |% P$ p; B# k& ~5. LN刻蝕：

使用優(yōu)化參數(shù)進(jìn)行LN的ICP RIE刻蝕：
* A7 ]2 H* ]5 U& r2 U1 y    RF功率：150 W
    ICP功率：1500 W
    壓力：5 mTorr
    Ar氣體流量：20 SCCM
& Q% G4 e* o9 l* [* w5 r1 {    溫度：5°C
6 p1 E$ N+ A1 e8 B" N  W6 j

使用多個(gè)短刻蝕循環(huán)，中間有冷卻期，以防止樣品損壞

) \9 ~$ h. a4 q6. 掩模去除：
/ ^+ {( l8 T' I- X; h9 ?

使用適當(dāng)?shù)目涛g劑去除剩余硬掩模

& R' n2 B" B/ r7. 再沉積物清洗：
+ K; c% a3 @8 k* t

在加熱的RCA-1溶液中每個(gè)方向清洗15分鐘(總共30分鐘)

8. 包覆(可選)：
8 a0 v4 ?9 f+ ^9 w8 S2 x/ G- g

使用PECVD沉積2 μm SiO2作為上部包覆層
! S/ e, G" t7 P2 z/ n
' s  Y4 ]) A. O$ \9 J9. 端面準(zhǔn)備：
, ~& S  q' f) A: G  T

拋光端面以進(jìn)行光學(xué)耦合
0 A) ~$ `% S; k
/ v# ?1 e$ ?/ }" _光學(xué)表征
; E4 x- }7 _! \. d* B: Z9 m( D為評估制作的波導(dǎo)質(zhì)量，光學(xué)損耗測量非常重要。典型設(shè)置包括使用錐形光纖將1550 nm激光耦合到波導(dǎo)中，并測量輸出功率。
. }6 A# c5 v/ ?, T0 d: z
; s! f& K3 b* K! B
圖8：測量LNOI波導(dǎo)在1550 nm波長下光學(xué)損耗的實(shí)驗(yàn)裝置示意圖。
; X0 i! }& n. l+ \
5 U3 u/ b! u6 i- p$ ~/ z
圖9：對八個(gè)相同LNOI波導(dǎo)進(jìn)行的光學(xué)損耗測量結(jié)果。
) C: ~% \/ D) c  ?; D
使用本文描述的優(yōu)化制作工藝，可以實(shí)現(xiàn)長度為4.5 mm的LNOI波導(dǎo)，總損耗(傳播+耦合)約為-10.5 dB。這相當(dāng)于傳播損耗的上限估計(jì)約為2 dB/cm，與文獻(xiàn)報(bào)道的數(shù)值具有競爭力。
( o$ G3 K( C/ {6 j: X/ K/ e
. O. D7 W* d( t2 ~6 R  q/ m4 |結(jié)論
制作低損耗LNOI波導(dǎo)需要仔細(xì)優(yōu)化多個(gè)工藝步驟，從掩模選擇到刻蝕參數(shù)和刻蝕后清洗。作者認(rèn)為通過遵循本文提供的指南，研究人員可以開發(fā)可靠的工藝來制作高質(zhì)量LNOI光電子器件，即使在共享潔凈室設(shè)施中也能實(shí)現(xiàn)。持續(xù)改進(jìn)這些技術(shù)將進(jìn)一步推動(dòng)集成鈮酸鋰光電子技術(shù)的發(fā)展。
8 M0 I# O/ ^1 n$ a& e* ]' d
參考文獻(xiàn)
8 \% A% [8 k6 @0 j1 j/ L[1] CH. S. S. Pavan Kumar, N. N. Klimov, and P. S. Kuo, "Optimization of waveguide fabrication processes in lithium-niobate-on-insulator platform," AIP Advances, vol. 14,

- END -
, s" d; H& R  V. b
軟件申請我們歡迎化合物/硅基光電子芯片的研究人員和工程師申請?bào)w驗(yàn)免費(fèi)版PIC Studio軟件。無論是研究還是商業(yè)應(yīng)用，PIC Studio都可提升您的工作效能。
1 Q* _+ C! y8 p6 _: U: N, z  D點(diǎn)擊左下角"閱讀原文"馬上申請
! \& m+ u2 E8 T4 \$ b, j
歡迎轉(zhuǎn)載
( ]7 p# g* ~; M# a/ j
) y9 _; m, D5 Z/ p轉(zhuǎn)載請注明出處，請勿修改內(nèi)容和刪除作者信息！

: g" \% d( S# d5 O  U% z; D


/ @$ B/ h( ]3 L3 r; M+ o( C/ y8 T$ ^
關(guān)注我們
# d! R5 Q2 F) Y% j6 e+ m- e
& k* Q# _% m. T9 E$ ~

4 T! @+ @+ b0 M! y3 ^0 w, x 2 W4 a! a! s( R9 \" k6 T: K) W9 `3 v

+ m/ f/ ^  b: K/ Q : H& T3 Y* X5 v+ J7 o3 F1 V

                     

" U  ~( z% R- ~% Q, Y) x( P- K2 Y. z" R
7 I, @0 |0 H' K5 G' S0 r! n
" F9 n* Q4 i8 h7 S) C關(guān)于我們：
深圳逍遙科技有限公司（Latitude Design Automation Inc.）是一家專注于半導(dǎo)體芯片設(shè)計(jì)自動(dòng)化（EDA）的高科技軟件公司。我們自主開發(fā)特色工藝芯片設(shè)計(jì)和仿真軟件，提供成熟的設(shè)計(jì)解決方案如PIC Studio、MEMS Studio和Meta Studio，分別針對光電芯片、微機(jī)電系統(tǒng)、超透鏡的設(shè)計(jì)與仿真。我們提供特色工藝的半導(dǎo)體芯片集成電路版圖、IP和PDK工程服務(wù)，廣泛服務(wù)于光通訊、光計(jì)算、光量子通信和微納光子器件領(lǐng)域的頭部客戶。逍遙科技與國內(nèi)外晶圓代工廠及硅光/MEMS中試線合作，推動(dòng)特色工藝半導(dǎo)體產(chǎn)業(yè)鏈發(fā)展，致力于為客戶提供前沿技術(shù)與服務(wù)。

http://www.latitudeda.com/
: ~$ _# \0 i2 P（點(diǎn)擊上方名片關(guān)注我們，發(fā)現(xiàn)更多精彩內(nèi)容）