電子產(chǎn)業(yè)一站式賦能平臺(tái)

PCB聯(lián)盟網(wǎng)

搜索
查看: 4791|回復(fù): 1
收起左側(cè)

層疊設(shè)計(jì)丨你們習(xí)慣了阻抗有問題就找板廠了吧?

[復(fù)制鏈接]

204

主題

478

帖子

4231

積分

四級(jí)會(huì)員

Rank: 4

積分
4231
跳轉(zhuǎn)到指定樓層
樓主
發(fā)表于 2020-8-14 16:07:07 | 只看該作者 回帖獎(jiǎng)勵(lì) |倒序?yàn)g覽 |閱讀模式
作者:黃剛(一博科技自媒體高速先生原創(chuàng)文)
: {* B: y/ M" s$ D% ^0 w2 A0 z& z4 ]: a* T4 S3 V
硬件工程師PCB工程師的潛意識(shí)里,只要是PCB走線阻抗出現(xiàn)了偏差,第一時(shí)間就會(huì)去和板廠的朋友們?nèi)ズ群炔枇牧奶。這個(gè)時(shí)候高速先生悄悄的告訴你們,在對(duì)板廠的阻抗加工提出質(zhì)疑之前,有沒有稍微想過一下下有可能是設(shè)計(jì)的問題呢?- u2 T, t0 B  G% f% [
一般來說,單純PCB走線的阻抗控制出了問題,的確十有八九是由于板廠對(duì)加工管控或者參數(shù)調(diào)整出現(xiàn)偏差,導(dǎo)致加工出來的走線超過了誤差范圍。因?yàn)榘鍙S的確需要對(duì)走線阻抗進(jìn)行一定范圍的保證,例如±10%甚至±8%。高速先生一度也是這么認(rèn)為,直到遇到了下面這個(gè)由客戶自己進(jìn)行PCB設(shè)計(jì)然后我司來制板的項(xiàng)目…
& c! ?# t$ A- L* L. T2 _9 ^今年的某一天,我們一個(gè)客戶拿著我們加工的板子過來,就開始抱怨說我們板廠加工的阻抗超過了10%的偏差。50歐姆的表層走線他們自己進(jìn)行阻抗測(cè)試時(shí),發(fā)現(xiàn)最低的地方只有44歐姆。還給出了他們的“證據(jù)”,也就是實(shí)測(cè)的阻抗結(jié)果。. A& b6 f9 k% b3 J9 {! \8 ]) I

2 t3 K$ T3 Z: ]5 [2 k! B* O1 W! z% C
當(dāng)然我們也是有測(cè)試的條件,于是把客戶的板子拿過來測(cè)試下,發(fā)現(xiàn)也是相同的結(jié)果,客戶的測(cè)試的確沒有問題,表明這根走線的阻抗的確就是在44歐姆左右。高速先生這個(gè)時(shí)候就提出了看看客戶的pcb設(shè)計(jì)文件,看看這根走線是不是因?yàn)楸容^特殊才使得我們板廠的加工出現(xiàn)了偏差,例如走線的線寬和線間距是不是太細(xì)或者其他什么加工極限的原因。
- t$ r3 I+ N6 |) _5 U4 A/ v6 Q
3 U# {6 C: g/ A/ e+ f- A( s# v
6 |1 r( u( i3 @: U; c結(jié)果打開板子一看,這的確是一根普通的走線,線寬在10mil左右,采取了表層包地處理的設(shè)計(jì)以減小串?dāng)_,看起來這對(duì)于我們公司來說應(yīng)該是比較容易加工的。% ]" J6 i  c% Y" [6 G0 Z, W, u, }& d
一般來說,看了PCB設(shè)計(jì),看到走線如果不是偏極限的話,高速先生也開始覺得是我們板廠的問題了。于是我們和板廠的同事聊聊,希望從他們那里得到一些有用的信息。果然,板廠的同事提供了一條很有用的信息,說客戶比較相信自己算的阻抗,因此讓板廠盡量不調(diào)整線寬,客戶算的阻抗圖如下所示:
9 Y. n8 {$ u% P2 ?0 J0 N0 M; k: Y' @. J0 A
然后我們?cè)偃?font color="#4298ba">測(cè)量
加工出來的走線,也基本上是10mil,嚴(yán)格做到了客戶的要求。但是有個(gè)地方引起了高速先生的注意,就是走線到參考地的距離15mil,因此我們?cè)俅未蜷_PCB文件看看客戶的疊層和設(shè)計(jì),我們能猜想到客戶是做了隔層參考,不參考L2層參考L3層的地平面。
* j+ S2 D4 f# s
+ Z9 V" H1 n6 @從設(shè)計(jì)上的確也是這樣,L3層是一個(gè)完整的參考平面。
- j# k/ K6 d$ g0 {- v* ~' A" v5 j! C1 E( X+ j/ B# W
但是,但是!問題來了,客戶在L2層并沒有完全挖空,還是按照L1的包地方式進(jìn)行設(shè)計(jì),如下所示:3 Z% f9 b& `6 D+ ]( ~( W9 ^; \: Z

) _2 W' l/ d( S4 x& U關(guān)于疊層這個(gè)方面的延伸,大家可以關(guān)注高速先生的視頻如下:9 P# C5 O4 k) W: ?
8 Y) W) y& C6 Y* ?( D) R6 n
https://www.bilibili.com/video/BV1s5411a7J4
6 x' k6 v* [6 K9 B查到這里,高速先生隱約覺得這可能并不一定是板廠對(duì)走線阻抗管控出了問題導(dǎo)致阻抗偏低,有可能在設(shè)計(jì)這個(gè)根源上就出現(xiàn)了偏差。( \- @, a2 S, M- _' o7 I# \
% P, W- k( h  i& c
因此我們根據(jù)PCB設(shè)計(jì)建立了這么一組對(duì)比的3D模型,看看L2層按照現(xiàn)有的設(shè)計(jì)和把L2層地都挖空掉,也就是按照客戶所提供的阻抗計(jì)算模型的那樣子,模型就是下面這樣了。
" `- A1 ^0 O: w  C$ Y3 x
6 L& }; |7 t2 t/ j' ?模型的左邊部分是現(xiàn)有的設(shè)計(jì),右邊部分是客戶認(rèn)為的設(shè)計(jì),我們把兩種設(shè)計(jì)都做在同一個(gè)仿真模型上,這樣能有更準(zhǔn)確的對(duì)比。" ?1 B! \, T! l+ p

! Q' [- t3 g) f( V& O: M( u4 e2 Y% {8 h! v
果然,這個(gè)3D模型的仿真結(jié)果證實(shí)了高速先生的懷疑,這兩者的阻抗是不一樣的,而且差別竟有5個(gè)歐姆!# w9 M. |# z$ b2 j$ C
這個(gè)時(shí)候結(jié)論已經(jīng)很明確了,采取這種隔層參考的設(shè)計(jì)方式本身沒有什么問題,然而客戶在自己去算阻抗的時(shí)候卻選擇了一個(gè)錯(cuò)誤的阻抗計(jì)算模型,并且客戶也以為L(zhǎng)2層不用白不用,反正我把走線的區(qū)域挖空掉了就沒有影響了,而且L2層鋪一點(diǎn)地可能還更有利于串?dāng)_的控制。結(jié)果串?dāng)_可能控制上了,但是阻抗卻出現(xiàn)了嚴(yán)重的偏差,這基本上和我們板廠的加工能力沒有太大的關(guān)系,相反的,我們板廠按照客戶的“要求”成功控制到了阻抗44歐姆。∵@時(shí)我們和客戶之間的氣氛就好像結(jié)尾這張圖片一樣了。
/ k- l, n9 b8 @# m' f4 f2 ^5 ?5 N% H9 m$ i/ f; L
3 ?: \$ @6 j6 V) @( L  @  L
# J' ?+ f; s" ^, g# w: W
& P( c, i* x1 _$ e/ @: ^% d
1 X2 }  a! Z/ @8 z

) k! l$ t  j/ k; B  J- \
. _- v; w' e4 `" p
/ j" Z6 Z& k, U+ ^/ }3 J# ], f1 g/ J$ ?# R3 b- E+ i
/ j2 t! G9 X6 @! n5 X7 V9 B

7 f* n! ^8 _: e5 a8 ~! J1 \* p( c/ a, v' @" o' t" U7 j7 Z* c
' m0 L- [2 ~. K7 s8 V% S
: c: N) J; Z1 t6 h5 n

, P+ y  Z' u. x1 k3 h6 b
  A) N- {( x( c/ h; F& J
$ T$ E* @8 z, f* f% O. p2 Y1 J, X' `6 a0 S; o1 p6 z4 m' g3 K

* ~- Y1 Y3 m- ?9 f$ y/ [2 p* m- |0 s, a' R; c+ \( K9 j
; ~4 b% f7 P  {8 v6 t2 h9 I+ D3 C1 ~

) A8 O- _3 g% T' k0 j2 ^0 a
一博科技專注于高速PCB設(shè)計(jì)、PCB生產(chǎn)、SMT貼片、物料代購http://www.edadoc.com

0

主題

289

帖子

1193

積分

三級(jí)會(huì)員

Rank: 3Rank: 3

積分
1193
沙發(fā)
發(fā)表于 2020-10-31 11:05:44 | 只看該作者
那文章里邊,L2層只挖掉還不行嗎?L2層不能鋪地嗎??

發(fā)表回復(fù)

本版積分規(guī)則


聯(lián)系客服 關(guān)注微信 下載APP 返回頂部 返回列表