|
第一次layout,因?yàn)楫厴I(yè)后沒有LAYOUT方面的相關(guān)經(jīng)驗(yàn),所以畫得比較糟糕。當(dāng)時(shí)PCB畫好之后,還比較謹(jǐn)慎地傳到合作公司那邊,請(qǐng)他們的工程師審核了一次,然后他們反饋了一些建議回來。加之我已經(jīng)在BBS上把LAYOUT發(fā)出來,讓大家指點(diǎn)了一遍,所以個(gè)人認(rèn)為第一次到第二次這個(gè)過程,學(xué)到的東西是最多的,很多在課堂上教師不會(huì)告訴你的知識(shí),都在這個(gè)經(jīng)歷中碰上了,比如濾波電容在PCB上的位置應(yīng)該注意哪些方面、敷地銅時(shí)但使地平面盡量保持完整性之類的問題。第一版,外觀看來好像不錯(cuò)的樣子,但是細(xì)細(xì)追究起來,就發(fā)現(xiàn)元件在PCB上的位置沒有規(guī)劃好,元件整體感覺有些凌亂。雖然說是雙層板,但是,底層也放置了不少元件,如果進(jìn)行生產(chǎn)時(shí),必定就會(huì)受一些影響。我想,單面放置元件的一個(gè)好處就是smt時(shí),可以使用單面回流焊工藝,對(duì)一些技術(shù)含量不高的小工廠來講,是比較有利于生產(chǎn)的,這樣就降低了產(chǎn)品的不良率。0 k: l, v/ t# C5 T( n
- y, Z. L$ g. }
第二次LAYOUT,吸取上一版的經(jīng)驗(yàn),準(zhǔn)備畫板后送去PCB打樣了。這一版,相對(duì)減少了底層SMT元件的數(shù)量,但是后來再回頭看一看,發(fā)現(xiàn)頂層的PCB元件密度還是太稀疏了。當(dāng)然這是我第一次畫PCB打樣,對(duì)于PCb制板工藝還是了解得很清楚,所以也相對(duì)保守一些,這一點(diǎn)留待日后繼續(xù)改進(jìn)吧。 8 G8 f4 |8 P' a" l9 A2 e4 ~6 m1 K+ i
不久之后,第二版的PCB就進(jìn)行樣機(jī)制作,并送至方案公司進(jìn)行功能上的調(diào)試了。
, `7 m7 S* ]- l& A4 R& g5 P然后,當(dāng)樣機(jī)送回到我們公司時(shí),我嚇了一大跳,板上飛了好幾根線,還用飛線外接了個(gè)USB接口,但是我還是像捧著自己的親生孩子一般地珍愛地欣賞著手上的幾個(gè)樣機(jī)。勞動(dòng)的果實(shí),別是一番滋味!
8 [7 v4 s9 L3 F后來,因?yàn)檐浖δ苌系囊恍┮筮沒達(dá)到公司的要求,方案公司那邊繼續(xù)進(jìn)行改善,而我卻閑置了一段時(shí)間,開始接手別的項(xiàng)目了。 方案公司的功能調(diào)試完成后,公司要求我重新對(duì)PCB排版了。
( D* h I/ r7 Z- a+ x第三次LAYOUT,這次算是批量生產(chǎn)前的試樣吧,公司要求把PCB尺寸縮小一半,至25*50 mm^2左右,剛開始我的叛逆心理開始作怪,就覺得簡(jiǎn)直是不可能的任務(wù)。9 g* T9 ]1 m! H# }6 f
然后呢,還能怎么樣,也就是心理上叛逆一下吧,畢竟公司的要求高于一切,只能按公司的要求進(jìn)行我的第三次LAYOUT了。
4 w: }2 p7 E2 P; T8 S) _1 r7 O `1 m前兩次,每次畫板都很生疏,考慮元件排放、布線等因素,畫一次板都要一個(gè)星期左右,有時(shí)候還把工作帶回家晚上加班,真折算起來是不是算兩個(gè)星期了呢。這樣的LAYOUT效率,簡(jiǎn)直被公司的工程師們笑話了,唉,做人真的要臉皮夠厚啊,要不單講這樣的工作效率,真就羞得不想活了。這一次,整個(gè)排版過程,因?yàn)榍懊娴墓ぷ鞣e累了經(jīng)驗(yàn),對(duì)PCB繪制軟件更熟練了,對(duì)PCB制板工藝更明白了,對(duì)產(chǎn)品生產(chǎn)更了解了,所以時(shí)間控制在3天左右。
4 u6 n7 d- m6 s) k雖然這個(gè)工作效率依然讓很多工程師鄙視,但是對(duì)于我個(gè)人來講,是一次不小的進(jìn)步了,笨鳥最終還是要飛的,無論是用一天、兩天,或是更長(zhǎng)的時(shí)間,最終飛起來了,那就是個(gè)人的成功。如果我這樣的笨鳥,成天只想著與天才們比較的話,那么我也許就連邁出第一步都是不敢的,最終只淪落到連飛都不會(huì)的更失敗的地步。; u, _8 q2 o; K
! Z2 b A& \/ J3 h9 u9 a
說回這一次的LAYOUT吧,這一次把PCB元件的排放密度提高了,也把底層的阻容SMT元件基本上擺放到頂層上來了,同時(shí)優(yōu)化了走線,使底層走線更少、地平面的完整性更高,另外將模擬地與數(shù)字地用一個(gè)0歐電阻分離開了(雖然之前不分離也能正常工作,但日后如果是更復(fù)雜的電路的話,不分離就不一定保證電路能正常工作了,所以養(yǎng)成一個(gè)分離的好習(xí)慣吧)……
% P: u. Z0 a- `+ w& Y& Z% {升級(jí)之后的塞亞人孩子靚照如下:( {3 ?$ \! A6 N: n$ r1 ^" H
頂層-元件(其中敷銅區(qū)為模擬GND區(qū)):
' W$ G! J% ? [4 ]% j9 S( y! S/ P2 B
頂層-敷銅:2 R* p) V# u4 k7 W( ^$ C
. a# p& m U, N0 t1 R* K9 l4 t5 y7 m
頂層-3D:
3 [6 N1 X0 H' H5 b$ f) x & [5 @2 H0 O6 k0 B' z1 [$ q* S
: a4 H O9 k! d底層-元件:7 l8 M. k/ h2 }# @
7 [0 t+ ?4 q: m
) Z! |% E( e3 r底層-敷銅:
6 P6 f' x' z' j- a+ f- T# k # L4 g1 W# M7 }% E2 t7 X/ X% G
a7 ` `, |' D, D0 d* a4 ?. L底層-3D:
& b) X' {3 n2 C3 V+ B& ]5 m
+ O9 F5 P( r. ^ w* }' I9 Y公司這個(gè)項(xiàng)目,前后拖了很長(zhǎng)的周期,也是我第一個(gè)真正接手的項(xiàng)目,電路原理和軟件是方案公司設(shè)計(jì)的,我負(fù)責(zé)引進(jìn)項(xiàng)目和PCB LAYOUT,產(chǎn)品目前還沒開始量產(chǎn),但從中確實(shí)學(xué)到了很多學(xué)校學(xué)不到的知識(shí)。4 v1 x5 t/ E0 E, J2 t
目前,筆者深深地?zé)釔壑约旱墓ぷ鳎m然在深圳來講我的工資不高,但是小公司工作環(huán)境比較寬松,老板對(duì)員工比較信任和愛惜。$ Y2 ^: k( `" e1 Z3 O5 a
您第一次畫板的經(jīng)歷是不是很豐富呢,留言分享給大家把~
4 |4 \0 `. I, _$ ^
8 e7 i6 z: A' s0 W. B1 [% s2 W& g轉(zhuǎn)載:網(wǎng)絡(luò) 搜集整理:PCB聯(lián)盟網(wǎng)(uveoboh.cn)
- n B% z3 j4 P1 s0 V G& ?3 ^/ K, B8 q+ u! u) i, I
9 A- Z2 J/ d3 H' t5 j7 n3 C9 Y& M' ~; D% k, i3 j4 _
|
|