為什么信號(hào)線上常常串接一個(gè)電阻？阻值通常是0歐，22歐，33歐或...

硬件筆記本

/ j6 ?  s2 V7 ?點(diǎn)擊上方名片關(guān)注了解更多


在設(shè)計(jì)電路的時(shí)候，常常會(huì)在兩個(gè)芯片的信號(hào)線上串聯(lián)一個(gè)電阻，這個(gè)電阻常常是0歐，22歐，33歐或更大阻值的電阻。位置的話有放在信號(hào)發(fā)射端也有放在接收端的。
! {8 g$ a5 m6 ]3 g
3 s% G, Y8 I; B9 l3 y) E+ r: M% [今天就來(lái)和大家分享下，信號(hào)線上串接電阻的作用。1、阻抗匹配，吸收反射信號(hào)當(dāng)信號(hào)頻率比較高，上升沿比較陡時(shí)我們就需要考慮信號(hào)的阻抗連續(xù)問(wèn)題了。首先來(lái)看下光從空氣照射到玻璃時(shí)，除了折射還會(huì)發(fā)生發(fā)射。
8 w# I+ @9 l1 ~% R1 N4 I
) I" X4 p: q! X當(dāng)信號(hào)頻率比較高，上升沿比較陡時(shí)，電子信號(hào)經(jīng)過(guò)阻抗不同的地方時(shí)也會(huì)產(chǎn)設(shè)反射。PCB的單線阻抗一般會(huì)設(shè)計(jì)成50Ω，發(fā)射端阻抗一般是17到40，而接收端一般是MOS管的輸入，阻抗是比較大的，所以信號(hào)在接受端會(huì)產(chǎn)生反射，反射的信號(hào)又與源信號(hào)疊加，這樣就會(huì)在接收端反復(fù)反射，直到趨于穩(wěn)定。

信號(hào)反射，在實(shí)際電路中波形會(huì)表現(xiàn)為，實(shí)際在電路中的表現(xiàn)就是信號(hào)會(huì)出現(xiàn)過(guò)沖，下沖或者振鈴。過(guò)沖和振鈴很容易產(chǎn)生emc問(wèn)題或者在接收端產(chǎn)生誤碼。

比如這是之前測(cè)試的一個(gè)25MHZ的一個(gè)信號(hào)，當(dāng)加的串接電阻是0歐姆時(shí)，可以看到信號(hào)的過(guò)沖非常明顯，

6 L, d) E6 A$ U) w% y1 a: k當(dāng)我串接的電阻為33歐時(shí)，信號(hào)的過(guò)沖有了很好的改善。
; L; b* i! ]/ E; m0 s+ p
需要注意的是，串接電阻用作阻抗匹配是一般是接到信號(hào)的發(fā)射端，不能接到信號(hào)的接收端，阻值的話一般100歐以內(nèi)，阻值大了信號(hào)會(huì)畸變，可能有時(shí)序問(wèn)題。
) L( C9 R" @9 z

7 H! k# Y) U3 i6 l& ~1 w; N7 f2．吸收干擾脈沖如果兩個(gè)芯片間的信號(hào)線比較長(zhǎng)，

或者走線的時(shí)候和一些時(shí)鐘信號(hào)等快速跳變的信號(hào)靠的比較近的時(shí)候，

這個(gè)信號(hào)線很容易受到干擾或者信號(hào)線上會(huì)耦合到一些毛刺或窄脈沖。如果接收端是邊沿觸發(fā)有效，那么信號(hào)收到干擾后，必定會(huì)有誤操作或者脈沖計(jì)數(shù)變多。

/ x8 g9 d: p1 y就好比之前做過(guò)一個(gè)項(xiàng)目，電極輸出的脈沖信號(hào)經(jīng)過(guò)光耦接到我們的FPGA，F(xiàn)PGA在接受到下降沿了之后進(jìn)行數(shù)據(jù)處理。在調(diào)試的時(shí)候發(fā)現(xiàn)，一個(gè)周期內(nèi)，本來(lái)之應(yīng)該有6144個(gè)中斷信號(hào)，但實(shí)際FPGA的脈沖信號(hào)有時(shí)會(huì)多余6144，經(jīng)過(guò)查看PCB發(fā)現(xiàn)，我們這個(gè)線走線比較長(zhǎng)，并且中間有一段和一個(gè)時(shí)鐘線隔的比較近，后來(lái)在靠近FPGA的這邊串接了一個(gè)1K的電阻后，脈沖數(shù)就正常了。因?yàn)檫@種干擾或者耦合到的一些毛刺，它的電壓幅值可能跟正常信號(hào)查不到，但是它的整個(gè)能量是非常小的，經(jīng)過(guò)一個(gè)電阻后，基本就可以把它吸收了。
, }' B4 U9 n9 @$ G
$ J2 ?" r) R0 l3 G9 v2 k然后復(fù)位信號(hào)上串聯(lián)電阻也是這個(gè)道理，可以吸收干擾信號(hào)或者靜電干擾；需要注意的是這個(gè)電阻一般推薦放在接收端，并且信號(hào)的頻率不應(yīng)太高，阻值的話根據(jù)實(shí)際情況可以適當(dāng)選擇。3.便于調(diào)試測(cè)試

2 F, n2 s3 M" k& w) _* O- I( N如果信號(hào)兩端的芯片都是BGA的芯片或者一些引腳比較密的地方，有時(shí)候需要測(cè)試這個(gè)信號(hào)的波形或電平，不串接電阻的話我們將很難測(cè)試這個(gè)信號(hào)的波形，或者電平，這會(huì)給我們調(diào)試測(cè)試帶來(lái)很多困難。所以對(duì)于這種我們常常在信號(hào)線上串聯(lián)一個(gè)0歐姆電阻，作為預(yù)留，方便PCBA的調(diào)試和測(cè)試。

- W$ R% w+ t- Q$ s- E3 ]- V2 i版權(quán)聲明：本文為博主原創(chuàng)文章，遵循 CC 4.0 BY-SA 版權(quán)協(xié)議，轉(zhuǎn)載請(qǐng)附上原文出處鏈接和本聲明。
原文鏈接：https://blog.csdn.net/weixin_42693097/article/details/127758321


聲明：
聲明：文章來(lái)源CSDN小魚教你模數(shù)電。本號(hào)對(duì)所有原創(chuàng)、轉(zhuǎn)載文章的陳述與觀點(diǎn)均保持中立，推送文章僅供讀者學(xué)習(xí)和交流。文章、圖片等版權(quán)歸原作者享有，如有侵權(quán)，聯(lián)系刪除。投稿/招聘/推廣/宣傳 請(qǐng)加微信：woniu26a推薦閱讀▼
電路設(shè)計(jì)-電路分析
$ {- w$ ]) e. x, V0 k5 }: F6 UEMC相關(guān)文章
電子元器件
后臺(tái)回復(fù)“加群”，管理員拉你加入同行技術(shù)交流群。