|
以太網(wǎng)口是我們?nèi)粘9こ讨谐S玫耐ㄐ沤涌,以太網(wǎng)接口有很多種,本文將對常用以太網(wǎng)接口進(jìn)行科普介紹。& h$ H; H" |* R- n+ P# |5 l
1、GMII接口1.1 GMII接口概述GMII接口屬于源同步時鐘類型(時鐘與數(shù)據(jù)都是由同一芯片驅(qū)動),時鐘速率125MHz,接口連接關(guān)系如圖1所示,22根線,其中TX_EN, TX_ER, TXD這些信號同步于TX_CLK;RX_DV, RX_ER,' X9 H$ U% y# v; z6 V4 X6 C
rvfw4c20fsb640446730.jpg (43.43 KB, 下載次數(shù): 0)
下載附件
保存到相冊
rvfw4c20fsb640446730.jpg
2024-9-14 17:45 上傳
" O& s& \5 @) j d圖1 GMII接口原理框圖
2 G: f' {2 @/ H4 Q5 i& k$ M; sRXD這些信號同步于RX_CLK。其它的兩個信號CRS, COL只用于半雙工模式,一般設(shè)計(jì)中不會用到,而且這兩個信號與時鐘是異步的,對這兩個信號不做要求。各信號說明見表1。
, {, q2 ^+ c. e8 \) j0 v7 H0 {表1 UTOPIA LEVEL 2接口信號說明/ [, n6 x! Z) V7 i
信號名稱. t1 N3 x" R2 I- h8 I& y
| 信號說明
K2 H$ X0 B2 u3 Z* f9 h | TX_CLK
( q3 S- Y, i- ]: H | 發(fā)送方向時鐘信號% D1 y4 o( J0 s; W( r7 d6 m+ ^, K5 j
| TX_EN
- ^- z$ D; f* q. K4 z | 發(fā)送方向使能信號
# L/ V, J$ M% X% ~6 |% Y | TX_ER6 A0 ?& y ^+ _8 Z* @) j0 Y
| 發(fā)送方向錯誤指示信號
2 ^0 N( @# \6 H) K3 K | TXD
# P$ i# E. o( o | 發(fā)送方向數(shù)據(jù)信號
C6 b1 m& ]& U+ Q | RX_CLK
# t* s2 l p" H | 接收方向時鐘信號( ` K! b7 g% n5 {, i: p1 H
| RX_DV! V# `* `1 G2 l, ?- _
| 接收方向使能信號
. y- T- S) _" t; m3 N l4 I2 q1 ^ | RX_ER
; j3 j B6 q5 e9 E | 接收方向錯誤指示信號9 P: ` P0 h2 ] N* N: I
| RXD3 F+ x8 @. G- N; M. C
| 接收方向數(shù)據(jù)信號
' ^. k9 b3 E" R+ |. l) l | COL. Q/ |8 S2 ~+ o z/ e0 y! p/ r
| 碰撞指示信號
* a5 D# S# @/ `, f$ ]. p; h+ k$ w | CRS
/ |. i7 G/ f/ {8 C | 載荷檢測信號
/ o! o, F1 R7 D3 Z, `9 H& V' k4 k) _ | 1.2 設(shè)計(jì)原則1、要求同方向的時鐘數(shù)據(jù)嚴(yán)格等長,即TX_EN, TX_ER, TXD這些控制/數(shù)據(jù)信號與TX_CLK等長;RX_DV, RX_ER, RXD這些控制/數(shù)據(jù)信號與RX_CLK等長。一般設(shè)計(jì)中,要求控制/數(shù)據(jù)信號與時鐘信號的長度差不大于1cm(約0.1ns)。/ N/ v2 ~5 f. r2 V( V
2、要求信號的發(fā)送端(包括時鐘/數(shù)據(jù)/控制信號)串接33歐姆電阻以減小反射,提高信號完整性。
5 ?% C- S2 e4 ^3 O# Q. L3、信號走線中要注意保持阻抗的連續(xù)性,盡量減少過孔數(shù)量(一般過孔數(shù)量在3個以內(nèi))
: W# ?5 w2 H- l5 C Z- j6 x; b D4、因信號線較多,在布局允許情況下,PHY與MAC盡量靠近,減小高速信號受的串?dāng)_。
& P9 i4 |0 e2 y8 Q2、RGMII接口概述2.1 RGMII接口概述RGMII屬于源同步時鐘類型,最初是由HP制定的一個GMII精簡版專利標(biāo)準(zhǔn),得到各大主流廠家的認(rèn)可,成為一個普遍應(yīng)用的關(guān)于xMII系列接口的標(biāo)準(zhǔn)。RGMII經(jīng)歷了1.0\1.1\1.2\1.2a\1.3\2.0幾個版本。從2.0版本開始支持HSTL,之前的版本支持2.5V CMOS。. k& g( v6 c& p& \5 ~& h* J9 X+ A
TXC/RXC時鐘頻率支持125MHz,25MHz,2.5MHz,可以適配1000M,100M,10M速率。在時鐘的上升沿和下降沿均進(jìn)行數(shù)據(jù)采樣,相比GMII接口,數(shù)據(jù)信號線收發(fā)方向各減半變?yōu)?根,信號線總共有12根。如圖2和表2說明。% A2 S% Y7 T0 Q$ J) [& i- P! r
lsbxtraboix640446830.jpg (42.3 KB, 下載次數(shù): 0)
下載附件
保存到相冊
lsbxtraboix640446830.jpg
2024-9-14 17:45 上傳
/ l7 d$ n M( l5 P9 r0 j7 Z圖2 RGMII接口原理框圖/ g k* ?: d6 x3 d) U. L1 Y
表2 RGMII接口信號說明& U! o) a- t' ^* @
信號1 e- W0 Y' C$ T
| 方向* s9 W7 Y. _+ i5 ?
| 說明' X; v" B! ^' T- v" r
| TXC
# W) h$ J" z6 p9 o3 [ | MAC-->PHY8 Z2 o1 f2 v3 w- _1 f" S- Q
| 發(fā)送時鐘信號
+ Q0 v6 D2 M+ T" N | TX[3:0]
* ]% W1 m5 k: X) M. |3 z | MAC-->PHY
( X7 {5 V' B3 s0 \7 P$ y | 發(fā)送數(shù)據(jù)信號5 c9 w, U' u( j; E3 H
| TX_CTL3 `! ]. y$ [7 E
| MAC-->PHY5 M5 _ ]! h3 ]) P: t: w; ]
| 發(fā)送控制信號* M1 h6 v# ?; Y9 j. W' r7 c
| RXC
2 I0 f* B' K8 W) Y( ~$ ? | MAC2 b, O0 u, f1 v- ?4 W
| 接收時鐘信號4 v/ Z# K7 y& I, a' p* V7 |
| RX[3:0]
# Q* {9 c1 d! C* h ^; n | MAC8 ~+ t5 Q+ G) ] V, Y/ e) [
| 接收數(shù)據(jù)信號- a! w$ l8 o$ \
| RX_CTL
3 _, Y7 P: O; H g) `- T% L4 e | MAC3 g3 K* R# u. J$ C7 }/ B" p
| 接收控制信號
$ |! x2 x. k2 d' m | 2.2 設(shè)計(jì)原則1、要求同方向的時鐘數(shù)據(jù)嚴(yán)格等長,即TX_CTL,TXD這些控制/數(shù)據(jù)信號與TXC等長;RX_CTL,RXD這些控制/數(shù)據(jù)信號與RXC等長。一般設(shè)計(jì)中,要求控制/數(shù)據(jù)信號與時鐘信號的長度差不大于0.5cm(約0.05ns)。0 \6 T8 q2 y/ ^
2、要求信號的發(fā)送端(包括時鐘/數(shù)據(jù)/控制信號)串接33歐姆電阻以減小反射,提高信號完整性。1 k3 R* Y/ K2 }* l4 t
3、信號走線中要注意保持阻抗的連續(xù)性,盡量減少過孔數(shù)量(一般過孔數(shù)量在3個以內(nèi))。
0 O" |, x* c, w/ v4、因信號線較多,在布局允許情況下,PHY與MAC盡量靠近,減小高速信號受的串?dāng)_,線長最好小于4000mil。0 N4 y A) d6 ~0 v
3、SS_SMII接口3.1 SS_SMII 接口概述SS_SMII(又叫S3MII)接口屬于源同步時鐘類型,接口原理框圖如圖3所示,時鐘速率125M Hz;信號與時鐘間的關(guān)系等同于GMII。. L. S0 X5 q3 P( U
ajsi4wqghnc640446930.jpg (39.14 KB, 下載次數(shù): 0)
下載附件
保存到相冊
ajsi4wqghnc640446930.jpg
2024-9-14 17:45 上傳
! H) Z$ {1 {- l0 M) j' c% Q6 [圖3 S3MII接口原理框圖
* \$ n- O1 ~* _" h3.2 SS_SMII接口設(shè)計(jì)原則1、要求TX_SYNC, TXD信號與TX_CLK等長;RX_SYNC, RXD信號與RX_CLK等長。一般設(shè)計(jì)中,要求控制/數(shù)據(jù)信號與時鐘信號的長度差不大于1cm(約0.1ns)。! y# g/ W' a( h8 Y, O
2、要求信號的發(fā)送端(包括時鐘/數(shù)據(jù)/控制信號)串接33歐姆電阻以減小反射,提高信號完整性。
# ]+ Y$ r: C/ G3 w" ]5 c3、信號走線中要注意保持阻抗的連續(xù)性,盡量減少過孔數(shù)量(一般過孔數(shù)量在3個以內(nèi))。& a3 g7 c5 v5 n q4 y
4、在時間允許的情況下,盡量對接口進(jìn)行仿真。$ ~2 j; p) }3 {1 x6 P! d( u" J
4、SMII接口4.1 SMII接口概述SMII接口公共時鐘模型(兩端芯片的時鐘來自共同的時鐘BUFFER),時鐘速率125M Hz,接口原理框圖如圖4所示;并不要求數(shù)據(jù)線與時鐘等長。
/ m1 w( S" v/ i6 E6 j/ ^4.2 SMII接口設(shè)計(jì)原則設(shè)計(jì)時可以先考慮使REFCLK1, REFCLK2等長。
$ C$ X4 F8 O) C, {[/ol]
+ P6 T5 d! O" W7 L. y
i4qtvlzsx0t640447031.jpg (43.72 KB, 下載次數(shù): 0)
下載附件
保存到相冊
i4qtvlzsx0t640447031.jpg
2024-9-14 17:45 上傳
: U8 \+ {$ F0 s1 l9 n5 t
圖4 SMII接口原理框圖
- L! {5 s# l/ |/ Y: l3 Y; j2、要求SYNC,TXD,RXD這幾個信號走線盡量短;(從芯片資料理論上看出這些線( @9 ?" t! H( o$ G" \6 E4 D
的最大長度為1.5ns,21cm;但由于芯片差異性較大,因此實(shí)際布線中盡量走短)。
. e/ u% L" @* I3 L要求信號的發(fā)送端(包括時鐘/數(shù)據(jù)/控制信號)串接33歐姆電阻以減小反射,提高信號完整性;
6 U7 b! W. e3 ? @0 T信號走線中要注意保持阻抗的連續(xù)性,盡量減少過孔數(shù)量(一般過孔數(shù)量在3個以內(nèi))。
y! @: H" j4 `2 { |8 }6 H[/ol]5、RMII接口5.1 RMII接口概述RMII接口屬于公共時鐘傳輸模型,時鐘速率50M Hz;并不要求數(shù)據(jù)線與時鐘等長。圖5所示為RMII接口的原理框圖。. f$ ^5 \7 A6 E- h
1bjp3p1vsn0640447131.jpg (50.21 KB, 下載次數(shù): 1)
下載附件
保存到相冊
1bjp3p1vsn0640447131.jpg
2024-9-14 17:45 上傳
+ G" d/ L; p& I1 y3 h7 c- `
圖5 RMII接口原理框圖
, @1 I- k' j7 p$ A5.2 RMII接口設(shè)計(jì)原則設(shè)計(jì)時可以先考慮使REFCLK1, REFCLK2等長。
" ~8 D/ }. T; v要求其它的數(shù)據(jù)/控制信號走線盡量短;(RMII規(guī)范規(guī)定信號的驅(qū)動能力在包含負(fù)載輸入電容情況下不小于12inch,也就是30cm;但由于芯片差異,實(shí)際布線情況下盡量短)。
% @# I6 a* f8 O3 L要求信號的發(fā)送端(包括時鐘/數(shù)據(jù)/控制信號)串接33歐姆電阻以減小反射,提高信號完整性。; U6 `2 \- y5 X5 h( P8 b" h$ l5 @
[/ol]6、MII接口MII接口屬于公共時鐘傳輸模型,時鐘頻率25M(100M以太網(wǎng))或2.5M(10M以太網(wǎng))。兩個時鐘都是由Phy發(fā)送給MAC的。接口框圖如圖6所示。另外,該接口的其它兩個信號CRS、COL是異步信號,無特殊要求,故不在此圖中畫出。( |6 A4 s; i) G- I- k" t1 W! K
對于MII信號,由于信號速率較低,因此在布線上無特殊要求,只要求Phy與MAC離的不要太遠(yuǎn)就可以了。5 O0 C8 O" q# Z- p) |2 q
5gu0oyidcci640447231.jpg (41.93 KB, 下載次數(shù): 0)
下載附件
保存到相冊
5gu0oyidcci640447231.jpg
2024-9-14 17:45 上傳
+ L7 V7 u# X P. k! z
圖6 MII接口原理框圖 |
|