啟動(dòng)Flash時(shí)DQS與Dummy Cycle設(shè)置是怎樣的關(guān)系？

撞上電子

大家好，我是痞子衡，是正經(jīng)搞技術(shù)的痞子。今天痞子衡給大家介紹的是Octal或Hyper Flash上DQS信號(hào)與Dummy Cycle聯(lián)系。
  e. }( q" v9 S6 a$ o, g2 D關(guān)于在 i.MXRT 上啟動(dòng) NOR Flash 時(shí)如何設(shè)置正確的 Dummy Cycle 值，痞子衡一共寫過四篇文章：《IS25WP系列Dummy Cycle設(shè)置》、《IS25LP系列Dummy Cycle設(shè)置》、《Dummy Cycle設(shè)置為0的誤區(qū)》、《DTR模式下Dummy Cycle設(shè)置》， 這四篇文章都是針對(duì)普通 QuadSPI 型 Flash 而言的（一般沒有 DQS 信號(hào)）。而如果在 i.MXRT 上啟動(dòng)的是包含 DQS 信號(hào)的 Octal Flash 或者 Hyper Flash，此時(shí) Dummy Cycle 設(shè)置有什么不同之處呢？今天痞子衡就和大家聊聊這個(gè)話題：
8 w9 {9 y9 _3 U- W一、Flash讀時(shí)序中DQS與Dummy Cycle作用我們知道對(duì)于普通 QuadSPI 型 Flash，在 FlexSPI 模塊 LUT 里配置讀時(shí)序時(shí)，其中 Dummy Cycle 子序列中填的值必須要與 Flash 端的 Dummy Cycle 嚴(yán)格一致，否則會(huì)發(fā)生時(shí)序錯(cuò)亂（如下圖 Extended 時(shí)序所示，圖中是單線模式，四線模式類似）。
Flash 里一般都會(huì)開放寄存器給用戶去配置 Dummy Cycle 值，F(xiàn)lash 工作頻率越高，所需的最小 Dummy Cycle 也越大（可以理解為 Flash 存儲(chǔ)體從接收到讀命令開始到輸出有效數(shù)據(jù)這一段時(shí)間間隔是恒定的，而我們衡量時(shí)間的基準(zhǔn)是連接到 Flash 的 SCK，SCK 頻率越高，相同間隔內(nèi)所需 SCK 周期數(shù)就越多）。

Note1: 簡(jiǎn)單來(lái)說，Dummy Cycle 就是 Flash 響應(yīng)主機(jī)每一次讀時(shí)序所需要的準(zhǔn)備時(shí)間，在 NOR Flash 上這個(gè)時(shí)間是固定且可設(shè)的，跟訪問地址無(wú)關(guān)。

Note2: 一個(gè)確定的 Dummy Cycle 值決定了 Flash 上限工作頻率，但此時(shí) Flash 并不是只能在這個(gè)上限頻率下工作，低于這個(gè)上限頻率均可以。