程海有存儲器兩片DDR(T點)模塊PCB設(shè)計作業(yè)

一1 · 發(fā)表于 3 天前

DDRx2時，相對于CPU中所接信號管腳中心對稱，注意地址線的線空間和串接電阻的放置位置。2片DDR相對于CPU對稱式布局。濾波電容靠近IC管腳進(jìn)行擺放。DDR相對距離：1.當(dāng)中間無排阻時：600-800mil；2.當(dāng)中間有排阻時：800-1000mil。特性阻抗:單端50歐,差分100歐。數(shù)據(jù)線每10根盡量走在同一層(D0~D7,LDM,LDQS),(D8~D15,UDM,UDQS )。信號線的間距滿足3W原則，數(shù)據(jù)線、地址（控制）線、時鐘線之間的距離保持20mil以上或至少3W�？臻g允許的情況下,應(yīng)該在它們走線之間加一根地線進(jìn)行隔離。地線寬度推薦為15-30mil。VREF電源走線先經(jīng)過電容再進(jìn)入管腳，Vref電源走線線寬推薦不小于20mil，與同層其他信號線間距最好20mil以上。所有信號線都不得跨分割，且有完整的參考平面，換層時，如果改變了參考層，要注意考慮增加回流地過孔或退藕電容。兩片以上的DDR布線拓?fù)浣Y(jié)構(gòu)優(yōu)選遠(yuǎn)端分支，T點的過孔打在兩片DDR中間。所有DDR信號距離相應(yīng)參考平面邊沿至少30-40mil。任何非DDR部分的信號不得以DDR電源為參考。等長規(guī)則：1.數(shù)據(jù)線以DQS為基準(zhǔn)等長；2.DQS、時鐘差分對內(nèi)誤差范圍控制在+/-5mil。